IC 設計工具篇 -- 暫存器模組生成指令碼設計過程(verilog 版)
簡介 能讓電腦完成的就不要手寫了，自動生成暫存器模組verilog程式碼的指令碼設計過程 不知道大家是否向我一樣，需要快速的實現模組。 我大部分寫的都是演算法模組，而且演算
Verilog
Verilog 加法器和減法器(1)
兩個一位的二進位制數x,y相加，假設和為s，進位為cout，其真值表為： 從真值表中，我們可以得到：s = x^y, cout = x&y，用以下的電路，可以實現兩個一位數的相加，該電路稱
Verilog 99題之001-009
001. 畫出CMOS反相器的電路原理圖。 襯底的連線問題。PMOS襯底接電源，NMOS襯底接地 002. 反相器的速度與哪些因素有關？什麼是轉換時間（transition time）和傳播延