第1章 體系結構展望

1.1 第一代總線：ISA,EISA,VESA

第二代總線：PCI, AGP, PCI-X

第三代總線：PCIE

1.2 PCIE的存儲器、IO和配置地址空間與PCI和PCI-X的地址空間相同。現有的驅動無需改動可以在PCIE運行

中斷控制器在南橋

33MHz的PCI峰值帶寬為4KB*33=133MB/s

1.3 I/O總線體系結構

1） PCI設備使用4個中斷信號（INTA#,B,C,C) 觸發中斷控制器的中斷請求，然後中斷控制器向CPU聲明INTR信號

2） 3種類型的地址空間

配置地址空間：每個PCI功能最多有256B， CPU通過北橋的IO映射數據和地址端口間接訪問配置空間

3）最新一代的intel PCI芯片組，把南北橋換成了MCH, ICH

4）PCI-X 比PCI 頻率更高，PCI-X設備可以插入PCI插槽，反之亦然。PCI-X 峰值達到1064MB/s

第2章 體系結構概述

2.1 PCIE 事務

通信 涉及 處理層數據包（Transaction Layer packet, TLP) 的收發

PCIE事務包括：1）存儲器事務，2）IO事務，3）配置事務，4）消息事務

2.2 PCIE的設備層

有 處理層，數據鏈路層，物理層； 對應的數據包為TLP, DLLP, PLP

1）處理層有虛擬信道緩沖區（VC緩沖區），流控，TLP排序，QoS也在此層（PCI不支持QoS)；

緩沖區用於數據的收發，流控避免緩沖區溢出；

流控是硬件自動管理的；

QoS 指的是以不同的優先級，確定的延遲及帶寬 路由不同應用程序的數據包通過結構的能力。

如視頻對時間要求高，SCSI對正確性要求高，所以視頻數據包的優先級高。VC仲裁會優先通過視頻數據包

2）流量類別TC，是數據包的一個TLP頭字段， TC會映射到虛擬信道VC

可實現最多8個VC緩沖區，

2.3 非報告存儲器讀事務

兩個階段：請求者發送存儲器讀請求TLP給完成者；接收來自完成者的帶數據的完成。

PCI Express 系統體系結構標準教材