ad 原件布局布線基本規則
一、原件布局基本規則
1、按照電路模塊進行布局，電路中的元件應該采用集中就近原則，同時數字電路和模擬電路分開；
2、定位孔、標準孔等周圍1.27mm內不得貼元器件，安裝孔周圍3.5mm不得特裝元件
3、臥裝電阻、電感、點解電容等元件的下方避免有過孔，一面波峰焊後過孔與元件殼體短路
4、元器件的外側相距電路板邊的距離最好為5mm
5、貼裝元件焊盤的外側與相鄰插裝元件的外側距離大於2mm
6、金屬殼和其它元器件間距應該大於2mm
7、發熱元件不能鄰近導線和熱敏元件，高熱器件要均衡分布
8、電源插座要盡量布置在pcb板子的四周，電源插座與其相連的匯流條接線端應該布置在同側。電源插座以及連接器的布置應該優先考慮方便插拔。
9、所有的ic元件單邊對齊。同一個pcb板子上標誌不得多於兩個方向，出現兩個方向時，兩個方向互相垂直
10、pcb板子布線應該疏密得當，當疏密差別很大時應該用網狀銅箔填充，網格大於0.2mm
11、貼片的焊盤上不能有通孔，重要信號不準從插座腳間穿過
12、貼片單邊對齊，字符方向一直，封裝方向一致
13、有有正負之分的器件在同一個pcb板子上面的極性盡量保持一致。
二、元件布線規則
1、畫定布線區域據板子邊沿小於1mm的距離，以及安裝孔周圍1mm內部不允許布線
2、電源線盡可能的寬，不能低於18mil；信號線寬度不低於12mil，cpu出入線不低於10mil或者8mil，間距不低於10mil。（這個位置我覺得不然）
3、正常過孔外徑不低於30mil（我是用的是15mil內徑30mil外徑）
4、雙列直插：焊盤60mil孔徑40mil，1/4w電阻 51*55mil 0805表貼，直插62mil孔徑42mil，無極性電容0805（常用的）
5、註意電源線與地線盡可能呈放射狀，以及信號線不能出現回環走線。
三、雜亂的知識
pcb電路板上，電源線和地線最重要，客服電磁幹擾的之主要的手段就是接地。
印刷線路板上，要有多個返回地線，這些都會匯聚到電源的那個接點上，這就是單點接地。
去耦電容有連個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開關瞬間的充放電能，另外旁路掉該期間的高頻噪聲。數字電路中典型的去耦電容為0.1uf有5nh的分布電感，它的並行共振頻率大約在7MHz左右，也就是說對於10MHz一下的噪聲是由較好的去耦作用，但是對於40MHz以上的噪聲幾乎不起作用。（去耦電容值得選取並不嚴格，可以按照c=1/f計算），寄10MHz取0.1uf，對微控制器構成的系統取0.1~0.01uf之間都可以。
降低噪聲與電磁幹擾的一些經驗。
(1) 能用低速芯片就不用高速的，高速芯片用在關鍵地方。
(2) 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。
(3) 盡量為繼電器等提供某種形式的阻尼。
(4) 使用滿足系統要求的最低頻率時鐘。
(5) 時鐘產生器盡量*近到用該時鐘的器件。石英晶體振蕩器外殼要接地。
(6) 用地線將時鐘區圈起來，時鐘線盡量短。
(7) I/O 驅動電路盡量*近印刷板邊，讓其盡快離開印刷板。對進入印制板的信號要加濾波，
從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。
(8) MCU 無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不
要懸空。
(9) 閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。
(10) 印制板盡量使用 45 折線而不用 90 折線布線以減小高頻信號對外的發射與耦合。
(11) 印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要距離再遠一些。
(12) 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經濟是能承受的話
用多層板以減小電源，地的容生電感。
(13) 時鐘、總線、片選信號要遠離 I/O 線和接插件。
(14) 模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘。
(15) 對 A/D 類器件，數字部分與模擬部分寧可統一下也不要交*。
(16) 時鐘線垂直於 I/O 線比平行 I/O 線幹擾小，時鐘元件引腳遠離 I/O 電纜。
(17) 元件引腳盡量短，去耦電容引腳盡量短。
(18) 關鍵的線要盡量粗，並在兩邊加上保護地。高速線要短要直。
(19) 對噪聲敏感的線不要與大電流，高速開關線平行。
(20) 石英晶體下面以及對噪聲敏感的器件下面不要走線。
(21) 弱信號電路，低頻電路周圍不要形成電流環路。
(22) 任何信號都不要形成環路，如不可避免，讓環路區盡量小。
(23) 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
(24) 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容
時，外殼要接地。
ad 原件布局布線基本規則