課堂測試（CH6）

• 下面代碼中，對數組x填充後，采用直接映射高速緩存，所有對x和y引用的命中率為（D）
  

A .
1
B .
1/4
C .
1/2
D .
3/4

解析：在x[0],y[0]時發生強制不命中，在x[4],y[4]時發生沖突不命中。1-4/16=3/4

• 下面說法正確的是（ABC）
  

A .
存儲層次結構中最小的緩存是寄存器
B .
存儲層次結構的中心思想是每一層都緩存來自較低一層的數據對象
C .
L4主存可以看作是L5：本地磁盤的緩存
D .
L4主存可以看作是L6的緩存

解析：對於每個k，位於k層的更快更小的存儲設備作為位於k+1層的更大更慢的存儲設備的緩存，即層次結構中的每一層都緩存來自較低一層的數據結構。位於頂端的cpu寄存器組必然是最小的緩存，則L4主存為下一級L5的緩存。

-下面代碼的步長是（C）

A .
1
B .
N
C .
NN
D .
NN*N

解析：假設N為2，則內容依次為000，001，010，011，100，101，110，111.

由此可見步長為4.

• 下面（B）是I/O總線

A .
USB
B .
PCI
C .
網卡
D .
圖形卡

解析：輸入輸出設備都是通過I/O總線，例如intel的外圍設備互聯（Peripheral Component Interconnect,PCI）總線連接到CPU和主存的。

• 計算下面磁盤的容量（C）：4個盤片，100000個柱面，每條磁道400個扇區，每個扇區512個字節
  A .
  81.92GB
  B .
  40.96GB
  C .
  163.84
  D .
  327.68GB

  解析： n×t×s×b

其中n為保存數據的總盤面數；t為每面磁道數；s為每道的扇區數；b為每個扇區存儲的字節數。而題目中為4個盤片，所以應有8個盤面；容量=2x4x100000x400x512=16384000000字節=163.84G

• 有關RAM的說法，正確的是（ADEG ）

A .
SRAM和DRAM掉電後均無法保存裏面的內容。
B .
DRAM將一個bit存在一個雙穩態的存儲單元中
C .
一般來說，SRAM比DRAM快
D .
SRAM常用來作高速緩存
E .
DRAM將每一個bit存儲為對一個電容充電
F .
SRAM需要不斷刷新
G .
DRAM被組織為二維數組而不是線性數組

### 解析：在p400頁課本上，“SRAM的存取比DRAM快”，不知道選項C哪裏錯了。

# 課堂測試（CH6）20155218