FPGA學習筆記(一)——初識FPGA
阿新 • • 發佈:2018-05-19
ble 數據 str 存儲 分享 視頻 邏輯 信號 ros
###### 【該隨筆屬於小梅哥FPGA系列視頻學習筆記,原創為小梅哥】 #########
FPGA(Field-Programmable Gate Array,現場可編程門陣列),典型的FPGA原理和結構如下圖(註:以Cyclone IV E FPGA芯片為例),主要包括三類基本資源:
- 可編程邏輯功能塊
- 可編程內部互連資源
包括各種長度的連線線段和一些可編程連接開關,它們將各個可編程邏輯塊或輸入/輸出塊連接起來,構成特定功能的電 路。用戶可以通過編程決定每個單元的功能以及它們的互連關系,從而實現所需的邏輯功能。
- 可編程輸入/輸出(I/O)塊
完成芯片內部邏輯與外部管腳之間的接口,圍繞在邏輯單元陣列四周;
FPGA從簡單的邏輯粘合,發展到現在的可編程片上系統,FPGA廠家也在基本的FPGA架構上加入了一些擴展資源,比如時鐘管理單元(PLL、DLL)、嵌入式存儲器單元和硬件乘法器單元,一些高端器件還加入了高速收發器、甚至嵌入式硬核處理器,讓FPGA的應用領域更廣闊,Cyclone IV E器件加入的擴展資源有:
- PLL鎖相環
模擬電路,將輸入的周期信號進行分頻和倍頻,或改變相位,輸出一個或多個穩定的時鐘信號;
- M9K存儲器
容量大小9Kbit,這些存儲器可以被配置成單端口、簡單雙端口、真雙端口RAM、FIFO緩沖器、ROM
- 18*18硬件乘法器
快速進行運算
FPGA中除了三類基本資源和一些擴展資源外,由圖中可以看到,FPGA中資源分布也是很精致的:
1、邏輯陣列和M9K存儲器交替分布,這樣做的優點是縮短數據的傳輸路徑,以獲得更優的時序性能;
2、IOEs和PLL單元分布在器件的四周,在
FPGA學習筆記(一)——初識FPGA