同步時序設計時一下事項應值得註意：

異步時鐘域的數據轉換。

組合邏輯電路的設計方法。

同步時序電路的時鐘設計。

同步時序電路的延遲。同步時序電路的延遲最常用的設計方法是用分頻或者倍頻的時鐘或者同步計數器完成所需的延遲，對比較大的和特殊定時要求的延時，一般用高速時鐘產生一個計數器，根據計數產生延遲;對於比較小的延遲，可以用D觸發器打一下，這樣不僅可以使信號延時了一個時鐘周期，而且完成了信號與時鐘的初次同步。在輸入信號采樣和增加時序約束余量中使用。

另外，還有用行為級方法描述延遲，如“#5 a<=4’0101;”這種常用於仿真測試激勵，但是在電路綜合時會被忽略，並不能起到延遲作用。

Verilog 定義的reg型，不一定綜合成寄存器。在Verilog代碼中最常用的兩種數據類型是wire和reg型，一般來說，wire型指定的數據和網線通過組合邏輯實現，而reg型指定的數據不一定就是用寄存器實現。

版權所有權歸卿萃科技 杭州FPGA事業部，轉載請註明出處

作者：杭州卿萃科技ALIFPGA

原文地址：杭州卿萃科技FPGA極客空間 微信公眾號

掃描二維碼關註杭州卿萃科技FPGA極客空間

同步時序設計時應值得註意的事項