1. 程式人生 > >Verilog代碼規範(持續更新)

Verilog代碼規範(持續更新)

代碼 ilog .com 結束 分支 com 排列 begin ima

1.輸入輸出的定義,看起來整齊

技術分享圖片

2.always、if或其他語句後begin寫在同一行,這樣可以避免begin占用過多的行,代碼密度更大

技術分享圖片

技術分享圖片

3.end後面要有註釋,以標明是哪個關鍵詞的結束,除了endcase和endmodule不用

技術分享圖片

4.case語句下的分支要排列整齊

技術分享圖片

5.就算只有一行代碼,都必須加上begin end

Verilog代碼規範(持續更新)