隨著積體電路工藝製程技術的不斷髮展，為了提高積體電路的整合度，同時提升器件的工作速度和降低它的功耗，MOS管的特徵尺寸不斷縮小，MOS管器件面臨一系列的挑戰。例如短溝道效應(ShortChannelEffect-SCE)，熱載流子注入效應(HotCarrierInject-HCI)和柵氧化層漏電等問題。為了克服這些挑戰，半導體業界不斷開發出一系列的先進工藝技術，例如多晶矽柵、源漏離子注入自對準、LDD離子注入、polycide、Salicide、SRD、應變矽和HKMG技術。另外，電晶體也從MOSFET演變為FD-SOI、BulkFinFET和SOIFinFET。

　　1、鋁柵MOS管

　　MOS管誕生之初，柵極材料採用金屬導體材料鋁，因為鋁具有非常低的電阻，它不會與氧化物發生反應，並且它的穩定性非常好。柵介質材料採用SiO2，因為SiO2可以與矽襯底形成非常理想的Si-SiO2介面。如圖1.13(a)所示，是最初鋁柵的MOS管結構圖。

　　2、多晶矽柵MOS管

　　隨著MOS器件的特徵尺寸不斷縮小，鋁柵與源漏擴散區的套刻不准問題變得越來越嚴重，源漏與柵重疊設計導致，源漏與柵之間的寄生電容越來越嚴重，半導體業界利用多晶矽柵代替鋁柵。多晶矽柵具有三方面的優點：第一個優點是不但多晶矽與矽工藝相容，而且多晶矽可以耐高溫退火，高溫退火是離子注入的要求;第二個優點是多晶矽柵是在源漏離子注入之前形成的，源漏離子注入時，多晶矽柵可以作為遮蔽層，所以離子只會注入多晶矽柵兩側，所以源漏擴散區與多晶矽柵是自對準的;第三個優點是可以通過摻雜N型和P型雜質來改變其功函式，從而調節器件的閾值電壓。因為

　　3、Polycide技術

　　多晶矽柵的缺點是電阻率高，雖然可以通過重摻雜來降低它的電阻率，但是它的電阻率依然很高，厚度3K埃米的多晶矽的方塊電阻高達36ohm/sq。雖然高電阻率的多晶矽柵對MOS管器件的直流特性是沒有影響的，但是它嚴重影響了MOS管器件的高頻特性，特別是隨著MOS管器件的特徵尺寸不斷縮小到亞微米(1um≥L≥0.35um)，多晶矽柵電阻率高的問題變得越發嚴重。為了降低多晶矽柵的電阻，半導體業界利用多晶矽和金屬矽化物(polycide)的雙層材料代替多晶矽柵，從而降低多晶矽柵的電阻，Polycide的方塊電阻只有3ohm/sq。半導體業界通用的金屬矽化物材料是WSi2。如圖1.14(a)所示，是多晶矽和金屬矽化物柵的MOS管結構圖。