Tsi721訊號及處理（轉）
reference: https://blog.csdn.net/shanghaiqianlun/article/details/50545581
1． PCIe訊號
| 名稱 |
型別 |
描述 |
| PCTP[3:0] PCTN[3:0] |
PCIE_O |
PCIe埠的差分發送資料 |
| PCRP[3:0] PCRN[3:0] |
PCIE_I |
PCIe埠的差分接收資料 |
| PCCLKP PCCLKN |
DIFF_I |
PCIe參考時鐘輸入 當在PCIe公共時鐘模式（CLKMODE為高），PCCLKP/N要求時鐘頻率是100MHz 當在PCIe非公共時鐘模式（CLKMOD為低），PCCLKP/N要求的時鐘頻率由CLKSEL[1:0]來選擇，且在REFCLKP/N上的時鐘頻率也應該與PCCLK一樣。 |
| PCRSTOn |
IO |
正常模式是輸出模式，在測試模式是輸入。 作為一個非同步有效為低的復位輸出，在下面兩種情況下這個腳輸出低： l PCIe埠檢測到熱復位 l PCIe埠是DL_DOWN |
PCCLK可來自於PCIe介面上的參考時鐘訊號，也可以來自：
ICS841N254I的QB0、QB1的輸出時鐘是一樣的。
2．S-RIO訊號
| 名稱 |
型別 |
描述 |
| SRTP[3:0] SRTN[3:0] |
SRIO_O |
S-RIO埠的差分發送資料 |
| SRRP[3:0] SRRN[3:0] |
SRIO_I |
S-RIO埠的差分接收資料 |
| SRRSTOn |
IO |
正常操作的時候，是輸入；測試模式時為輸入 作為一個有效為低的非同步復位輸出，在下面兩種情況下輸出為低： l 當接收到4個連續的S-RIO復位符號的時候，這個腳為低。SELF_RST l RapidIO PLM埠實現規定的控制暫存器SELF_RST置為1時。 |
| MECS |
IO-PD |
非同步S-RIO多播事件控制符號。它的方向由裝置控制暫存器MECS_O位來控制。 作為輸入，一個上升沿或者下降沿觸發S-RIO MECS在S-RIO鏈路上傳送。使用RIO_SP0_MECS_FWD.SUBSCRIPTION/MULT_CS和RIO_EM_MECS_TRIG_EN.CMD_EN來選擇CMD域，應當與MECS一起設定。多MECSs與CMD域不同，它可以通過設定相應的這些域來產生。 作為輸出，這個訊號在收到S-RIO MECS是觸發，為了觸發MECS輸入，僅需一個MECS_CMD值被選擇。設定RIO_EM_MECS_CAP_EN.CMD_EN來選擇CMD值將被傳播到MECS腳，注意：在CMD_EN裡，僅1bit應該被使能。 |
2． 通用訊號
| 名稱 |
型別 |
描述 |
| RSTn |
I-PU |
器件復位，如果斷言這個訊號，則Tsi721晶片的所有邏輯都會被複位。 |
| REFCLKP REFCLKN |
DIFF_I |
S-RIO參考時鐘輸入，REFCLK要求的時鐘頻率是由CLKSEL選擇的 |
REFCLK的產生：
復位訊號是上電覆位與按鈕復位的組合：
3． I2C訊號
I2C介面用於：
-
作為一個master，從EEPROM中下載配置
-
作為一個master，允許PCEe RC或者S-RIO host配置其它I2C擴充套件器件
-
作為一個slave，將內部暫存器空間呈現給I2Cmaster（注意：用於實驗室除錯，或者另一個master-driven初始化）
| 名稱 |
型別 |
描述 |
| I2C_SCL |
IO-OD |
I2C介面的時鐘腳，最大100KHz |
| I2C_SDA |
IO-OD |
I2C介面的資料腳 |
在評估板上，是通過一個FT2232介面晶片來製造一個I2C介面。
4． JTAG和測試介面訊號
| 名稱 |
型別 |
描述 |
| TCK |
I-PD |
IEEE 1149.1/1149.6測試存取埠，時鐘輸入 |
| TDI |
I-PU |
IEEE 1149.1/1149.6測試存取埠，序列資料輸入 |
| TDO |
O |
IEEE 1149.1/1149.6測試存取埠，序列資料輸出 |
| TMS |
I-PU |
IEEE 1149.1/1149.6測試存取埠，測試模式選擇 |
| TRSTn |
I-PU |
IEEE 1149.1/1149.6測試存取埠，復位輸入 在RSTn斷言期間，這個輸入必須被斷言，然後它可以處於其它狀態 |
| TEST_ON |
I-PD |
測試模式腳，為低或者NC是正常操作模式 |
| TEST_BCE |
I-PU |
邊界掃描相容使能模式，這個輸入輔助1149.6測試，在器件的正常操作模式，它必須繫到VDDIO（或NC，因為這個腳內部有上拉） 0=JTAG鏈包括SerDes暫存器，SerDes暫存器可通過JTAG腳來存取。用於在ATE期間和實驗室除錯時使用一個外部JTAG控制器對SerDes暫存器除錯。 1=JTAG鏈不包括SerDes暫存器，SerDes暫存器可存取，是通過BAR0存取內部暫存器匯流排 |
| TEST_BIDIR_CTL |
I-PU |
測試模式腳，為高或者NC是正常操作模式 |
TDO、TCK、TDI、TMS、TRST是JTAG訊號，在評估板裡是通過一個FT2232介面晶片來製造一個JTAG介面的。
TEST_ON接地或懸空；TEST_BIDIR_CTL懸空或接3.3V電源；TEST_BCE可以懸空（為1）或接地，通過一個跳線器來選擇。
5． GPIO訊號
| 名稱 |
型別 |
描述 |
| GPIO[15:0] |
IO |
非同步通用IO。 l 每個GPIO可配置為通用目的的IO腳 l 每個腳都能配置為輸入或者輸出 l 當配置為輸出時候，當BDMA/SMSG/PC2SR/SR2PC遇到一個不可糾正的ECC錯誤或者S-RIO MAC有一個非資料記憶體不可糾正的ECC錯誤時，GPIO[0]斷言為高。 l 當配置為輸出時，當Tsi721 PCIe埠不在資料鏈路有效狀態的時候，GPIO[1]斷言為高。 l 當配置為輸出時，當Tsi721有一個有效的中斷的時候，GPIO[2]斷言為高。 l 當配置為輸出時，GPIO[15:3]的狀態可以用軟體程式設計。 GPIO[12:0]用於上電腳，見下一個表，這些訊號在RSTn解除斷言後，它們必須保持狀態穩定並持續4000 REFCLKP/REFCLKN時鐘週期。復位後，它們的狀態被忽略。 |
GPIO對映為上電訊號：
| GPIIO主功能 |
上電腳（次功能） |
| GPIO[3：0] |
I2C_SA[3:0] |
| GPIO[4] |
I2C_DISABLE |
| GPIO[5] |
I2C_SEL |
| GPIO[6] |
I2C_MA |
| GPIO[7] |
SP_SWAP_RX |
| GPIO[8] |
SP_SWAP_TX |
| GPIO[9] |
SP_HOST |
| GPIO[10] |
SP_DEVID |
| GPIO[12:11] |
CLK_SEL[1:0] |
6． 上電訊號
| 名稱 |
型別 |
描繪 |
| CLKMOD |
I-PU |
時鐘模式，為高的時候，Tsi721使用“PCIe common clocked mode”，當為低的時候，使用“PCIe non-common clocked mode”，這是個靜態訊號 |
| CLKSEL[1:0] |
IO |
REDCLKP/REFCLKN時鐘頻率選擇；在PCIe non-commom clock mode下，PCCLKP/PCCLKN時鐘頻率選擇。 l 0b11 = 125MHz l 0b10 = 100MHz l 001 = 156.25MHz l 其他：保留 當使用100MHz的時候，S-RIO SerDes支援1.25/2.5/5Gbaud速率。 當使用125/156.25MHz的時候，S-RIO SerDes支援1.25/2.5/3.125/5Gbaud速率 如果使用100/125/156.25MHz時鐘速率的時候，PCIe的SerDes支援2.5/5Gbaud速率 這個訊號與GPIO[12：11]複用，是一個靜態訊號。 |
| I2C_DISABLE |
IO |
禁止I2C暫存器復位後加載，當斷言的時候，Tsi721並不企圖通過I2C匯流排把EEPROM的內容載入到暫存器。 0=使能從EEPROM中載入 1=禁止從EEPROM中載入 這個訊號與GPIO[4]複用，是一個靜態訊號。 |
| I2C_MA |
IO |
I2C多位元組地址模式，如果I2C_DISABLE=0（也就是說，從EEPROM中下載），那麼： 0=Tsi721使用1個位元組EEPROM地址 1=Tsi721使用2個位元組EEPROM地址 否則，I2C_DISABLE=1（不從EEPROM中載入） 0=Tsi721復位後由PCIe RC載入 1=Tsi721復位後由外部I2C master載入 這個訊號與GPIO[6]複用，是一個靜態訊號。 |
| I2C_SA[3:0] |
IO |
I2C從地址，當Tsi721作為I2C slave的時候，這些腳的值代表I2C的7bit地址 這些地址，與I2C_SEL訊號一起，確定引導EEPROM的地址。 這些腳的值復位後可以通過I2C Slave configuration Register來重新程式設計。 這個訊號與GPIO[3:0]複用，是一個靜態訊號。 |
| I2C_SEL |
IO |
I2C腳選擇，與I2C_SA[1,0]腳一起確定Tsi721引導EEPROM的7位地址中的低2位。 當斷言的時候，I2C_SA[1:0]代表EEPROM從地址的低2位，Tsi721作為I2C master從EEPROM中下載，EEPROM從地址如下： A[6..2]=10100，A1=I2C_SA[1]，A0=I2C_SA[0] 當解除斷言的時候，I2C_SA[1:0]被忽略，EEPROM的低兩位為預設的00，EEPROM地址可以由軟體來過載初始化 這個訊號與GPIO[5]複用，是一個靜態訊號。 |
| SP_DEVID |
IO |
S-RIO base deviceID控制 當SP_HOST腳為高的時候，它配置RapidIO Base deviceID CSR的復位值：CSR的BASE_ID的最低位LSB和LAR_BASE_ID域被設定為SP_DEVID，而這些域的其它位設定為0。 當SP_HOST腳為低，SP_DEVID為高的時候，它配置RapidIO Base deviceID CSR的復位值：CSR的BASE_ID和LAR_BASE_ID域被設定為1。 當SP_HOST腳為低，SP_DEVID為低的時候，它配置RapidIO Base deviceID CSR的復位值：CSR的BASE_ID域設定為0xFE，LAR_BASE_ID域被設定為0x00FE。 這個訊號與GPIO[10]複用，是一個靜態訊號。 |
| SP_HOST |
IO |
S-RIO host/slave控制，這個訊號決定RapidIO埠通用控制CSR的HOST位： 0=Tsi721是S-RIO slave 1=Tsi721是S-RIO host 這個訊號與GPIO[9]複用，是一個靜態訊號。 |
| SP_SWAP_RX |
IO |
S-RIO接收Lane交換，這個訊號確定RapidIO PLM埠實現規定控制暫存器的SWAP_RX位的復位值： 0=禁止S-RIO埠接收Lane交換，也就是說設定SWAP_RX[1:0]暫存器位為0b00。 1=使能S-RIO埠接收4x Lane交換，也就是說設定SWAP_RX[1:0]暫存器位為0b10。 這個訊號與GPIO[7]複用。 |
| SP_SWAP_TX |
IO |
S-RIO傳送Lane交換，這個訊號確定RapidIO PLM埠實現規定控制暫存器的SWAP_TX位的復位值： 0=禁止S-RIO埠傳送Lane交換 1=使能S-RIO埠傳送Lane交換 這個訊號與GPIO[8]複用，是一個靜態訊號。 |
| SR_BOOT |
I-PD |
從S-RIO中Boot，當I2C_DISABLE也為高的時候，這個訊號斷言為高。 1=Tsi721 S-RIO鏈路在基礎復位之後能立即啟動訓練，Tsi721自動設定器件控制暫存器的SRBOOT_CMPL位。 0=Tsi721 S-RIO鏈路在軟體設定SRBOOT_CMPL位之後能立刻啟動訓練。 它是一個靜態訊號。 |
| STRAP_RATE[2:0] |
I-PU |
S-RIO鏈路速率，這些訊號控制RapidIO埠控制2 CSR的BAUD_SEL域的復位值。注意，BAUD_SEL編碼不同於STRAP_RATE： l 0b111=5Gbaud l 0b110=2.5Gbaud l 0b101=1.25Gbaud l 0b010=3.125Gbaud l 其它：保留 這是靜態訊號。 |
7．電源
| 名稱 |
型別 |
描述 |
| VDD |
電源 |
1.0V核電源 |
| VDDIO |
電源 |
3.3V/2.5V電源，用於LVTTL IO |
| AVDD10 |
電源 |
1.0V PCIe和S-RIO SerDes模擬電源 |
| AVDD25 |
電源 |
2.5V PCIe和S-RIO SerDes模擬電源 |
| AVTT |
電源 |
1.5V PCIe和S-RIO SerDes發射器模擬電源 |
| VSS |
地 |
數字和模擬共同的地 |
| PCBIAS |
IO |
對應的PCIe SerDes偏置電流參考。PLL矯正電路，需要通過200歐姆1% 100ppm/C精密電阻將這個腳連線到地，並要遠離任何噪聲源 |
| SRBIAS |
IO |
對應的S-RIO SerDes偏置電流參考。PLL矯正電路，需要通過200歐姆1% 100ppm/C精密電阻將這個腳連線到地，並要遠離任何噪聲源 |
VDD和AVDD10必須是兩個電源平面，通過磁珠隔開：
