1. 程式人生 > >Verilog 加法器和減法器(6)

Verilog 加法器和減法器(6)

     為了減小行波進位加法器中進位傳播延遲的影響,可以嘗試在每一級中快速計算進位,如果能在較短時間完成計算,則可以提高加法器效能。

     我們可以進行如下的推導:

     設 gi=xi&yi, pi = xi +y i

     ci+1 = xi&y i+x i&ci+yi&ci=xi&yi + (xi+yi)&ci=g i+pi&c i = gi+pi&(gi-1

+pi-1&ci-1)=g i+pi&g i-1+pi&pi-1&ci-1= ….=gi+pi &gi-1+pi &pi-1&gi-2+…+pi&pi-1…p2&p1 &g0+pi &pi-1..p1 &p0&c0; 實現這個邏輯電路的加法器是超前進位加法器。從公式中,可以看出門延時要比行波進位加法器小很多。但是電路複雜,邏輯閘的扇入數量將限制超前進位加法器的速度。