【不定期更新】FPGA/IC崗位常見筆試面試題總結
1 數字IC(ASIC)設計流程:
規格定製、詳細設計、HDL編碼、模擬驗證、邏輯綜合(產生網表)、靜態時序分析(STA)、形式驗證(對比綜合後網表與HDL設計功能是否一致)。之後包括佈局佈線(進行硬體模組和連線資源對映)等操作,最終生成驗證後的版圖檔案用於流片。其中綜合是劃分IC設計前端和後端的界限。
2 MCU結構:
它是由CPU系統、程式儲存器(ROM)、資料儲存器(RAM)、各種I/O埠、基本功能單元(定時器/計數器等)組成。
3 SOC低功耗技術:
在各個設計層級上均有低功耗技術:
a.工藝級:降低電源供電電壓和閾值電壓。
b.電路級:降低匯流排電壓擺幅。
c.門級:同樣通過低電壓實現低功耗技術。
d.RTL級:主要從減少不希望的跳變入手。
e.系統級:門控技術(控制和消除不必要的暫存器活動)和非同步電路(電路只在需要時工作,消除全域性時鐘樹功耗)。
4 MOS管基本概念:
MOS中文意思是金氧半導體場效電晶體,由柵極(G)、漏級(D)、源級(S)組成。分為PMOS和NMOS兩種型別,區別在於G級高電平時,N型管導通,P型管截止。兩者往往是成對出現的,即CMOS。只要一隻導通,另一隻則不導通,現代微控制器主要是採用CMOS工藝製成的。
5 FPGA內部結構及資源:
FPGA主要由可程式設計單元、可程式設計I/O單元及佈線資源構成。
可程式設計邏輯單元(可配置邏輯單元,CLB)由兩個SLICE構成,SLICE主要包括實現組合邏輯的LUT和實現時序邏輯的觸發器。FPGA內部還包含專用儲存單元BRAM,運算單元DSP Slice,及專用內嵌功能單元,如:PLL、Serdes等。
6 FPGA內部LUT實現組合邏輯的原理:
LUT相當於存放邏輯表示式對應真值表的RAM。軟體將邏輯表示式所有可能結果列出後存放在RAM中,輸入作為RAM地址,輸出為邏輯運算結果。如使用LUT模擬二輸入“與”邏輯。列出真值表:00 -- 0,01 -- 0,10 -- 0,11 -- 1。此時將00 01 10 11作為地址線,依次將結果0 0 0 1存放在RAM中。當輸入00時及輸出0&0=0.
7 常用邏輯表示式化簡公式:
左右關係為*變+,+變*
交換律:A*B = B*A A+B = B+A
結合律:(A*B)*C = A*(B*C) (A+B)+C = A+(B+C)
分配率:A(B+C) = AB+AC A+BC = (A+B)(A+C)
特殊定律:
8 FIR濾波器與IIR濾波器函式表示式、特點及結構:
FIR(有限衝激響應)濾波器:非遞迴,具有線性相位。IIR(無限衝激響應)濾波器:遞迴結構,非線性相位。相同階數FIR和IIR濾波器,IIR濾波器濾波效果較好,但會產生相位失真。
FIR濾波器:
對N個取樣資料進行加權和平均處理。
表示式:
結構圖:
IIR濾波器:
包含遞迴部分也包含非遞迴部分。
表示式:(具有N個前饋係數和M-1個反饋係數)
結構圖: