**

開啟我的部落格記錄學習和總結

**
　　在過去的本科生活中，自己也曾完成過好多個相關的專案，例如利用微控制器實現閉環溫度控制系統，利用Verilog實現了多功能數字鐘（含整點報時功能），參加過全國大學生積體電路設計大賽並獲得了一等獎，主要的設計了基於磁共振的無線充電裝置。可是回過頭髮現，自己做了很多專案，由於每次做完專案缺少一個總結和分享的過程，很悲催的發現自己好像什麼都忘了，只記得專案的名稱了。
　　
　　好在自己成為了研究生，還有三年步入工作崗位，及時的發現了這個問題並可以彌補。經常對於自己過去的一個專案，當討論到技術細節時候由於時間久遠記不清楚了，有時候也會因為在網上找的開源等等略作修改出現成果而不去深究導致自己的研究深度不夠。
　　
　　自己研究生主要是學習FPGA神經網路模型加速方向，也是剛剛入門，在這裡我會總結自己的學習過程，包括對verilog的學習，數位電路的回顧以及FPGA相關專案的開發和總結，對於自己的學習與專案進行復盤，對於踩過的坑和學到的知識進行梳理。
　　
　　總之，做好專案總結，搭建知識框架。