【轉載】，侵刪

上拉電阻就是把不確定的訊號通過一個電阻鉗位在高電平，此電阻還起到限流的作用。同理，下拉電阻是把不確定的訊號鉗位在低電平。上拉電阻是指器件的輸入電流，而下拉指的是輸出電流。

那麼在什麼時候使用上、下拉電阻呢？ 
1、當TTL電路驅動CMOS電路時，如果TTL電路輸出的高電平低於CMOS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。 
2、OC閘電路必須加上拉電阻，以提高輸出的搞電平值。  

3、為加大輸出引腳的驅動能力，有的微控制器管腳上也常使用上拉電阻。

4、在CMOS晶片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻降低輸入阻抗，提供洩荷通路。 

5、晶片的管腳加上拉電阻來提高輸出電平，從而提高晶片輸入訊號的噪聲容限，增強抗干擾能力。

6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

另外，上拉電阻阻值的選擇原則包括: 
1、從節約功耗及晶片的灌電流能力考慮應當足夠大；電阻大，電流小。 
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。
綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理

關於上拉電阻，看圖。作為輸入接VCC等於1，接GND=0。

如果按鍵短路（按下）電阻為零，按鍵按下，Out=0，當按鍵斷開，Out=？顯然當Out懸空輸出VCC，這可以用儀表測量，
這個VCC就是靠R1“上拉”產生的，顧名思義，R1就是上拉電阻。上拉電阻的大小，取決於輸出接負載的需要，通常邏輯電路對高電平輸出阻抗很大，要求輸出電流很小，在上拉電阻上壓降可以忽略，當然上拉電阻不能太大，否則就不能忽略了。

實際電路還有這種結構

這裡的R1也是上拉電阻。

關於下拉電阻，用得少，道理和上面一樣，只不過通過電阻“下拉”到GND。

微控制器P0口輸出結構一部分電路類似下圖，實際可能用的是場效電晶體


當Q1，Q2分別導通，可以對外輸出0和1，當Q1，Q2都不導通時？要想輸出1，咋辦？外接上拉電阻！

為什麼要使用拉電阻：

一般作單鍵觸發使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發後回到原狀態，必須在IC外部另接一電阻。數位電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設計要求而定！一般說的是I/O埠，有的可以設定，有的不可以設定，有的是內建，有的是需要外接，I/O埠的輸出類似與一個三極體的C，當C接通過一個電阻和電源連線在一起的時候，該電阻成為上C拉電阻，也就是說，如果該埠正常時為高電平，C通過一個電阻和地連線在一起的時候，該電阻稱為下拉電阻，使該埠平時為低電平，作用嗎：比如：當一個接有上拉電阻的埠設為輸如狀態時，他的常態就為高電平，用於檢測低電平的輸入。上拉電阻是用來解決匯流排驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是灌電流。

 有時在修主機板鍵盤口的時候，測量鍵盤口供電在接負載的情況下正常的話，但是不好用，在排除周圍的阻容元件後，大家可能就會考慮到換io晶片了，換完以後也確實好用．不過本人在維修實踐中發現有時不用換io也能修好，只要把472的上拉電阻換小以後，鍵盤口也好用．比如換個102,272,222之類的，但是最低不能小於102．看過資料如果電阻小於102的話，好像容易燒鍵盤．經過實踐確實如此．這點經驗給大家做個參考．如果換小以後還不行的話，也只能換io了．