xilinx 7系列FPGA之XADC簡介
今天咱們來聊一聊FPGA裡面的XADC功能。XADC即Xilinx公司的FPGA裡整合的一個ADC模組、溫度感測器、電壓感測器的集合。在7系列FPGA裡，除了少數spartan系列的低端FPGA沒有XADC外，其它所有的7系列FPGA裡都有XADC模組。
XADC包含2個通道的模擬差分輸入、每個通道的取樣率都為1MSPS，其功能模組如下圖所示：
從上圖可以看出，XADC預設監測FPGA內的溫度以及所有的電壓，還可以接收來自FPGA專用模擬差分管教VP_0\VN_0的模擬差分訊號，還可以接收FPGA其他普通數字\模擬混合管腳VAUXP\VAUXN[15:0]的16路模擬差分輸入，因此XADC可以最多處理17路外部模擬訊號。
XADC的輸出通過JTAG口可以直接被FPGA開發工具讀取並實時監測，並且藉助Xilinx CORE Generator還可以生成XADC的IP核，載入到FPGA邏輯程式碼裡，隨時供使用者讀取FPGA的溫度、電壓等資訊。
相關推薦
xilinx 7系列FPGA之XADC簡介
今天咱們來聊一聊FPGA裡面的XADC功能。XADC即Xilinx公司的FPGA裡整合的一個ADC模組、溫度感測器、電壓感測器的集合。在7系列FPGA裡，除了少數spartan系列的低端FPGA沒有XADC外，其它所有的7系列FPGA裡都有XADC模組。 XADC包含2個通道的模擬差分輸入、
xilinx 7系列FPGA之電源簡介
前幾篇咱們說了FPGA內部邏輯，本篇咱們再聊一聊7系列FPGA的供電部分。 首先咱們說spartan7系列，通常咱們需要使用以下電源軌： 1， VCCINT FPGA內部核心電壓。其不損壞FPGA器件的
xilinx 7系列FPGA之SelectIO(3)_高階IO邏輯資源簡介
上一篇咱們介紹了IO邏輯資源，本篇咱們來聊一聊高階的IO邏輯資源，即ISERDESE2模組和OSERDESE2模組。 所謂ISERDESE2模組，即Input serial-to-parallel converters。該模組的作用就是實現高速源同步輸入資料的串並轉換。
xilinx 7系列FPGA之SelectIO 篇(1)_IO介面簡介
從本篇開始的接下來共三篇，咱們聊一聊xilinx 7系列FPGA的SelectIO。所謂SelectIO，就是I/O介面以及I/O邏輯的總稱。SelectIO 篇可以分成3部分：第1部分介紹I/O的電氣特性，第2部分介紹I/O邏輯資源，第3部分介紹高階的I/O邏輯資源（serializer/de
xilinx 7系列FPGA之儲存器篇簡介
上一篇咱們說了slice，提到了其與全域性時鐘在一起就可以實現任意的組合邏輯和時序邏輯功能，但很多時候咱們還需要將FPGA內部的資料暫時儲存，用作它用。Slice作為FPGA最基本的單元，也是能夠完成資料儲存的功能，但顯然有些大材小用，因此xilinx公司在其FPGA內部專門集成了很多儲存器模組
xilinx 7系列FPGA之slice篇簡介
xilinx 7系列FPGA之slice篇簡介 Xilinx的官方文件在介紹FPGA的邏輯資源時通常是按照CLB（Configurable Logic Block）來介紹，把CLB作為FPGA裡的最小邏輯單元。但是CLB是由2個slice構成，因此平時大家都把slice掛嘴邊，稱為最
xilinx 7系列FPGA配置篇簡介
今天咱們聊聊xilinx7系列FPGA配置的相關內容。總所周知FPGA上電後，其工作的邏輯程式碼需要從外部寫入FPGA，FPGA掉電後其邏輯程式碼就丟失，因此FPGA可以被無限次的配置不同的邏輯程式碼，但FPGA需要配備外部的非易失儲存器來儲存其邏輯程式碼或者通過微控制器、DSP或者其它控制器來
xilinx 7系列FPGA時鐘篇(4)_CMT簡介
xilinx 7系列FPGA時鐘篇(4)_CMT簡介 上篇咱們僅僅簡要的介紹了時鐘的用法，並未詳細的說明，主要是因為很多時鐘用法是針對特定的應用需求，無法一一介紹。本篇咱們將重提上篇的CMT時鐘模組，聊一聊它的用法。可以這麼說，每個靠譜的FPGA應用裡都應該用到CMT模組。 在7
xilinx 7系列FPGA時鐘篇(2)_時鐘區域簡介
xilinx 7系列FPGA時鐘篇(2)_時鐘區域簡介 上一篇咱們介紹了7系列FPGA的整體時鐘架構，知道了FPGA是由很多個時鐘區域組成，時鐘區域之間可以通過Clock Backbone 和CMT Backbone來統一工作。本篇咱們就說一下時鐘區域的內部結構，如圖1所示的虛線框內
xilinx 7系列FPGA時鐘篇 (1)_時鐘結構簡介
xilinx 7系列FPGA時鐘篇 (1)_時鐘結構簡介 說起xilinx的FPGA時鐘結構，7系列FPGA的時鐘結構和前面幾個系列的時鐘結構有了很大的區別，7系列的時鐘結構如圖1所示，理解了這張圖，咱們就對七系列的FPGA時鐘結構瞭如指掌，下面咱們就聊聊這張圖： 1，Cloc
xilinx 7系列FPGA分類簡介
xilinx 7系列FPGA分類簡介 賽靈思公司的7系列FPGA根據不同客戶的應用需求，分為4個子系列，即Spartan7系列、Artix7系列、Kintex7系列以及Virtex7系列。和前幾代FPGA產品不同的是，7系列FPGA採用的是統一的28nm設計架構，客戶在不同子系列的使
xilinx 7系列FPGA分類簡介（轉）
xilinx 7系列FPGA分類簡介 賽靈思公司的7系列FPGA根據不同客戶的應用需求，分為4個子系列，即Spartan7系列、Artix7系列、Kintex7系列以及Virtex7系列。和前幾代FPGA產品不同的是，7系列FPGA採用的是統一的28nm設計架構
xilinx7系列FPGA之MGT簡介
本篇作為xilinx 7系列FPGA簡介篇的最後一篇，咱們來介紹MGT（Multi-gigabittransceiver）。 在業界，MGT是高速序列收發器模組的簡稱，xilinx公司在其artix7、kintex7以及virtex7裡集成了數量不同
xilinx 7系列FPGA時鐘篇(3)_時鐘操作法則
xilinx 7系列FPGA時鐘篇(3)_時鐘操作法則 上一篇咱們介紹了7系列FPGA的時鐘區域內部結構，本篇咱們接著介紹如何實際操作時鐘。不說其它的，直接先上兩張圖，大家如果能看懂這兩張圖，那麼就不用浪費時間看我接下來的廢話了。。。。。 C：被外部差分/單端時鐘驅動；可
Xilinx-7系列FPGA架構—— CLB
xilinx7系列FPGA主要包括：Spartan®-7/Artix®-7/Kintex®-7/Virtex®-7。其效能/密度/價格也隨著系列的不同而提升。其中以Virtex-7有著極高的系統性能和資源。本篇主要介紹其組成的基本單元configurable
Xilinx-7系列FPGA架構學習 --- CLB/LUT/...
Achievement provides the only real pleasure in life.有所成就是人生唯一的真正的樂趣。通過xilinx vivado提供給implementment，可以看到實際情況（vivado 2017.4 kintex 7為例）：每個C
Xilinx-7系列FPGA架構學習 --- 深入理解LUT
Achievement provides the only real pleasure in life.有所成就是人生唯一的真正的樂趣。LUT的一個重要功能是邏輯函式發生器。本質上，邏輯函式發生器儲存的是真值表（Truth Table）的內容，而真值表則是通過布林表示式獲得。
Xilinx-7系列FPGA架構學習 --- CLB
Achievement provides the only real pleasure in life.有所成就是人生唯一的真正的樂趣。xilinx7系列FPGA主要包括：Spartan®-7/Arti
xilinx7系列FPGA之IO_FIFO篇簡介
前3篇咱們介紹了 SelectIO 邏輯資源，本篇咱們就聊一聊與SelectIO 邏輯資源水乳交融、相得益彰的另一個概念——IO_FIFO。 1個IO_FIFO包括1個IN_FIFO 和1個OUT_FIFO，它是7系列FPGA新設計的IO專用FIFO，主要用於IOLOGIC
FPGA開發筆記（xilinx 7系列）
本人才疏學淺，孤陋寡聞，下文若有不當之處，還請賜教 一、verilog注意點 延時語句 begin areg = breg; #10 creg = areg; //在兩條賦值語句間延遲10個時間單位。 end 2.觸發事件 para