xilinx 7系列FPGA時鐘篇(3)_時鐘操作法則

上一篇咱們介紹了7系列FPGA的時鐘區域內部結構，本篇咱們接著介紹如何實際操作時鐘。不說其它的，直接先上兩張圖，大家如果能看懂這兩張圖，那麼就不用浪費時間看我接下來的廢話了。。。。。

C：被外部差分/單端時鐘驅動；可以驅動本時鐘區域的4個BUFIO、4個BUFR、2個BUFMR、本時鐘區域的CMT以及上下相鄰時鐘區域的CMT、16個BUFG、本時鐘區域以及水平相鄰時鐘區域的BUFH。

2，SRCC：和MRCC類似，但只作用在本時鐘區域；其被外部差分/單端時鐘驅動；可以驅動本時鐘區域的4個BUFIO、4個BUFR、本時鐘區域的CMT以及上下相鄰時鐘區域的CMT、16個BUFG、本時鐘區域以及水平相鄰時鐘區域的BUFH。

3，BUFIO：在相同的時鐘區域內，其可以被MRCC、SRCC、MMCM的CLKOUT0~3、CLKFBOUT驅動，還可以被本時鐘區域以及上下相鄰區域的BUFMR驅動；其只能驅動本時鐘區域內的ILOGIC、OLOGIC。

4，BUFR：在相同時鐘區域內，其可以被MRCC、SRCC、MMCM的CLKOUT0~3、CLKFBOUT驅動，還可以被本時鐘區域以及上下相鄰區域的BUFMR驅動；其能驅動本時鐘區域內的CMT、本時鐘區域內所有邏輯單元、以及16個BUFG（不推薦）。

5，BUFMR：其只能被本時鐘區域的MRCC以及某些GT時鐘驅動；其能驅動本時鐘區域以及上下相鄰區域的BUFIO、BUFR。

6，BUFG：其能被每個時鐘區域內的SRCC、MRCC、CMT、GT、BUFR（不推薦）、其他BUFG；其可以驅動CMT、GT時鐘、其他BUFG、FPGA內任何邏輯單元、BUFH。

7，BUFH：其能被本時鐘區域以及左右相鄰時鐘區域內的SRCC、MRCC、CMT、BUFG、GT時鐘驅動；其能驅動本時鐘區域的CMT、GT時鐘、以及本時鐘區域內的所有邏輯單元。

8，GT時鐘之RXUSERCLK、TXUSERCLK：其能被任何BUFG、以及本時鐘區域內的BUFH驅動;其只能驅動專用的序列收發器模組。

9，GT時鐘之RXOUTCLK、TXOUTCLK：其被專用的序列收發器模組驅動；其能驅動BUFG、相同時鐘區域內的CMT、BUFMR、BUFH以及相鄰時鐘區域內的BUFH。

10，MGTREFCLK：其被外部MGT時鐘源驅動；其能驅動BUFG、相同時鐘區域內的CMT、BUFMR、BUFH以及相鄰時鐘區域內的BUFH。

11，CMT（PLL&MMCM）：其能被BUFG、SRCC（本時鐘區域以及上下相鄰時鐘區域）、MRCC（本時鐘區域以及上下相鄰時鐘區域）、GT（本時鐘區域）、BUFR（本時鐘區域或者上下相鄰時鐘區域加上BUFMR）、BUFMR、MMCM/PLL.CLKOUT0~3驅動；其能驅動BUFG、相同時鐘區域內的BUFIO、BUFR、BUFH以及水平相鄰的時鐘區域的BUFH、MMCM/PLL。

咱們需要用的到時鐘單元以及用法都在上面完整列出了（沒有列出配置時鐘，配置時鐘不需要咱們操作），需要使用的時候就可以按照上述的方式來操作時鐘。這樣是不是使用起來很方便呢？

順便提一下，CMT即MMCM和PLL很重要，基本上咱們在使用FPGA時，外部輸入時鐘都需要先用CMT進行校正、去抖、分頻等，其輸出時鐘才能被咱們使用。所以下一篇咱們就單獨說一下CMT這個時鐘模組之中的重中之重！