74ls192/74ls193中文資料介紹-引腳圖-真值表-工作原理
原文：http://www.dzdlt.com/components/2010082828933.html
74LS192同步可逆遞增/遞減BCD 計數器
74LS193同步可逆遞增/遞減四位二進位制計數器
特點：電路可進行反饋，而很容易的被級聯。即把借位輸出端和進位輸出端分別反饋到後級計數器的減計數輸入端和加計數輸入端上即可。
·晶片內部有級聯電路
·同步操作
·每觸發器有單獨的預置端
·完全獨立的清零輸入端
真值表：
| MR | PL | CPU | CPD | MODE工作模式ab126計算公式大全 |
| H | X | X | X | Reset (Asyn.)清除 |
| L | L | X | X | Preset (Asyn.)預置 |
| L | H | H | H | No Change保持 |
| L | H | ↑ | H | Count Up加計數 |
| L | H | H | ↑ | Count DowN 減計數 |
H=高電平 L=低電平 X=不定（高或低電平） ↑=由“低”→“高”電平的躍變
引腳功能表：
| CPU | Count Up Clock Pulse Input 計數晶片時鐘脈衝輸入 |
| CPD | Count Down Clock Pulse Input 倒計時時鐘脈衝輸入 |
| MR | Asynchronous Master Reset (Clear) Input 非同步主復位（清除）輸入 |
| PL | Asynchronous Parallel Load (Active LOW) Input 非同步並行負載（低電平）輸入 |
| Pn | Parallel Data Inputs 並行資料輸入838電子 |
| Qn | Flip-Flop Outputs (Note b) 觸發器輸出（附註b ） |
| TCD | Terminal Count Down (Borrow) Output (Note b) 終端倒計時（借）輸出（注b ） |
| TCU | Terminal Count Up (Carry) Output (Note b) 終端數最多輸出新藝相簿 |
 圖1 74LS192 邏輯圖 |
 |
| 圖2 74LS193 邏輯圖 |
 圖3 74LS192/74LS193引腳圖 |
 圖4 邏輯符號 |
 圖5 74LS192 狀態圖 |
 圖6 74LS192 狀態圖 |
Operating Conditions 建議操作條件：
| Symbol 符號 | Parameter 引數 | 最小 | 典型 | 最大 | UNIT 單位 | |
| VCC | Supply Voltage 電源電壓 | 54 | 4.5 | 5.0 | 5.5 | V |
| 74 | 4.75 | 5.0 | 5.25 | |||
| TA | Operating Ambient Temperature Range操作環境溫度範圍 | 54 | –55 | 25 | 125 | ℃ |
| 74 | 0 | 25 | 70 | |||
| IOH | Output Current — High 輸出電流-高電平 | 54,74 | - | - | –0.4 | mA |
| IOL | Output Current — Low 輸出電流-低電平 | 54 | - | - | 4.0 | mA |
| 74 | - | - | 8.0 |
DC SPECIFICATIONS直流電氣規格：
| Symbol 符號 | Parameter 引數 | Limits限制範圍 | UNIT 單位 | Test Conditions 條件 | ||||||
| 最小 | 典型 | 最大 | ||||||||
| VIH | Input HIGH Voltage輸入高電平電壓 | 2.0 | - | - | V | Guaranteed Input HIGH Voltage for All Inputs | ||||
| VIL | Input LOW Voltage 輸入低電平電壓 | 54 | - | - | 0.7 | v | Guaranteed Input LOW Voltage for All Inputs | |||
| 74 | - | - | 0.8 | |||||||
| VIK | Input Clamp Diode Voltage 鉗位二極體輸入電壓 | - | –0.65 | -1.5 | V | VCC = 最小, IIN = –18 mA | ||||
| VOH | Output HIGH Voltage 輸出高電平電壓 | 54 | 2.5 | 3.5 | - | V | VCC = 最小, IOH = 最大, VIN = VIH CC OH IN IH or VIL per Truth Table真值表 | |||
| 74 | 2.7 | 3.5 | - | |||||||
| VOL | Output LOW Voltage 輸出低電平電壓 | 54,74 | - | 0.25 | 0.4 | v | IOL=4.0mA | VCC = VCC 最小, VIN = VIL or VIH VIN = VIL or VIH per Truth Table | ||
| 74 | - | 0.35 | 0.5 | IOL=8.0mA | ||||||
| IIH | Input HIGH Current輸入高電平電流 | - | - | 20 | μA | VCC = 最大, VIN = 2.7 V | ||||
| - | - | 0.1 | mA | VCC = 最大, VIN = 7.0 V | ||||||
| IIL | Input LOW Current輸入低電平電流 | - | - | –0.4 | mA | VCC = 最大, VIN = 0.4 V | ||||
| IOS | Short Circuit Current (Note 1)短路電流 | –20 | - | –100 | mA | VCC = 最大 | ||||
| ICC | Power Supply Current電源電流 | - | - | 34 | mA | VCC = 最大 | ||||
AC CHARACTERISTICS (TA = 25℃) 交流特性(TA = 25℃)：
- 16 15 24 24 ns tPLH tPHL Clock 到 Q - 27 30 38 47 ns tPLH tPHL PL 到 Q - 24 25 40 40 ns tPHL MR Input to Any Output - 23 35 ns交流安裝要求(TA = 25℃)
| Symbol 符號 | Parameter 引數 | Limits 限制範圍 | UNIT 單位 | Test Conditions 測試條件 |
||
| 最小 | 典型 | 最大 | ||||
| tW | Any Pulse Width 任何脈衝寬度 | 20 | - | - | ns | VCC = 5.0V |
| ts | Data Setup Time 資料設定時間 | 20 | - | - | ns | |
| th | Data Hold Time 資料保持時間 | 5.0 | - | - | ns | |
| trec | Recovery Time 恢復時間 | 40 | - | - | ns | |
圖7 交流波形
應用電路圖：
圖8
圖9
原理：本電路複雜程度為55個等效門。本電路通過同時觸發所有觸發器而提供同步操作，以便在使用控制邏輯結構時，輸出端的變化可相互重合。本工作方式避免了一般用非同步(行波時鐘)計數器所帶來的計數輸出的尖峰脈衝。四個主從觸發器的輸出端，由兩計數(時鐘)輸入之一的“低”到“高”電平的過渡而被觸發。計數方向在其它計數輸入端為“高”時，由脈衝的計數輸入端所定。本電路為全可程式設計的，當置數輸入為“低”時，把所希望的資料送入資料輸入端上，來把每個輸出端預置到兩電平之一。輸出將符合獨立於計數脈衝的資料輸入的改變。該特點可使電路以預置輸入而簡單地更改計數長度，用作N 模數分頻器(除法器)。清零輸入在加高電平時，迫使所有輸出端為低電平。清零功能獨立於計數輸入和置數輸入。清零、計數和置數等輸入端都是緩衝過的，它降低了驅動的要求,這就可減少為長字所要求的時鐘驅動器數等等。本電路都設計成可被直接級聯而勿需外接電路。借位和進位兩輸出端可級 聯遞增計數和遞減計數兩功能。借位輸出在計數器下諡時，產生寬度等於遞減計數輸入的脈衝；同樣，進位輸出在計數器上諡時, 產生寬度等於遞加計數輸入的脈衝。因而