1. 程式人生 > >電平轉換電路的分析

電平轉換電路的分析

        電平轉換電路在電路設計中會經常用到,市面上也有專用的電平轉換晶片,專用的電平轉換晶片主要是其轉換速度較快,多使用在速度較高的通訊介面,一般對速度要求不高的控制電路,則可使用此文介紹的分立器件搭建的電平轉換電路。

1、NPN三極體
    下圖使用NPN三極體搭建的電平轉化電路屬於單向的電平轉換
    訊號發生器:3.3V,10k,50%,方波
    注意事項:(1)該電路的訊號只能單向傳輸,b→c。也可以使用NPN三極體+二極體模擬一個NMOS管來實現雙向傳輸,但                                    一般不會這樣使用,故此處不做介紹;
                      (2)輸入輸出為反向,可通過兩個三極體解決反向的問題,但會影響整體電路的延時和轉換速度;
                      (3)三極體所能達到的開關速度約為幾十khz,下次補上實際的測試資料。
    備註:

該電路所能達到的轉換速度主要由三極體的導通延時和c極的放電迴路所產生的延時、三極體的斷開延時和c極的充電迴路所產生的延時產生。三極體一般不存在導通延時,且ce導通時,ce本身就是“非常好”的放電迴路,故放電迴路也不會存在延時問題,即導通期間幾乎不存在延時。三極體斷開時會存在延時,一般為us級別,不同型號具體引數也不同,且斷開時,c極需要充電,即R2、Cce的充電迴路也會產生延時,此延時一般取3個\tau的延時,故斷開期間的總延時為Toff  + 3R2 * Cce = Toff + 3\tau對於一般應用而言,斷開期間的總延時需要小於1/3的時間長度。即Toff + 3\tau < 1/3 * 1/2T,故T > 6(Toff + 3\tau
)。故理論上最大的轉換頻率為f <1/{6(Toff + 3\tau)}
               Toff和Cce可通過三極體規格書查閱,R2為設計引數。
               圖3中的T1-T2即為三極體的斷開延時,此模擬資料為383ns。
               在此囉嗦一下,上述理論頻率是基於兩個前提條件:1、50%佔空比;2、斷開期間的總延時需要小於1/3的時間長度。
               



                                            圖 3  三極體的斷開延時

2、NMOS管
    下圖使用NMOS管搭建的電平轉化電路屬於雙向的電平轉換
    訊號發生器:3.3V,10k,50%,方波(圖5);5.0V,10k,50%,方波(圖7)
    原理分析:(1)S→D方向
                               S為低電平時,Vgs導通,故漏極D為低電平;此處需要注意電路是否滿足Vgs的導通電壓
                               S為高電平時,Vgs截止,故漏極D由於VCC1的上拉而為高電平。
                      (2)D→S方向
                               D為低電平時,存在VCC、R2、NMOS的體二極體迴路,故源極S為低電平;二極體壓降大小和流過的電流相關
                               D為高電平時,上述迴路不存在,故源極S由於VCC的上拉而為高電平。
    注意事項:(1)VCC1 > VCC - 0.7,否則在D→S傳輸高電平時會出現問題,即Vs = VCC1 + 0.7,此時的Vs < VCC;
                      (2)需要注意MOS管的Vgs導通電壓,一般涉及到1.8V的電路需要注意器件選型;
                      (3)MOS管所能達到的開關速度約為100khz左右(需要將R1改為0Ω),下次補上實際的測試資料;
                      (4)PMOS管只能實現單向的電平轉換,不能雙向。
    備註:D→S方向,源極的高電平會出現5.0V的峰值(圖7),因為ds之間存在寄生電容,所以d級電平快速的從0變為5.0V時,存在電荷泵現象,導致s級的電壓直接泵到5.0V,但馬上會通過R2、VCC將多餘的電壓釋放掉。若將訊號發生器XFG1的上升時間設定為1us(預設為1ps),則幾乎不存在5.0V峰值,因為此時s級在泵到5.0V的過程中就已經同時通過R2、VCC洩放電壓了。將R1改為0Ω便解決了電荷泵的峰值問題,且開關速度能大幅提高,達到100k左右,因為此時的R1*Cgs的延時變小了,MOS管開關速度變快了。MOS管是電壓驅動型,R1改為0Ω不會存在什麼問題。

                                                           圖4  S→D


                                                  圖5  S→D模擬資料


                                                             圖6  D→S

 
                                                     圖7  D→S模擬資料