多個檔案目錄下Makefile的寫法
1、前言
目前從事於linux下程式開發,涉及到多個檔案,多個目錄,這時候編譯檔案的任務量比較大,需要寫Makefile。關於Makefile的詳細內容可以參考網上流傳非常廣泛的《跟我一起寫Makefile》http://blog.csdn.net/haoel/article/details/2886/,作者是個大牛,非常佩服。
2、簡單測試
測試程式在同一個檔案中,共有func.h、func.c、main.c三個檔案,Makefile寫法如下所示:
1 CC = gcc 2 CFLAGS = -g -Wall 3 4 main:main.o func.o 5 $(CC) main.o func.o -o main 6 main.o:main.c 7 $(CC) $(CFLAGS) -c main.c -o main.o 8 func.o:func.c 9 $(CC) $(CFLAGS) -c func.c -o func.o 10 clean: 11 rm -rf *.o
執行過程如下圖所示:
3、通用模板
實際當中程式檔案比較大,這時候對檔案進行分類,分為標頭檔案、原始檔、目標檔案、可執行檔案。也就是說通常將檔案按照檔案型別放在不同的目錄當中,這個時候的Makefile需要統一管理這些檔案,將生產的目標檔案放在目標目錄下,可執行檔案放到可執行目錄下。測試程式如下圖所示:
完整的Makefile如下所示:
1 DIR_INC = ./include 2 DIR_SRC = ./src 3 DIR_OBJ = ./obj 4 DIR_BIN = ./bin 5 6 SRC = $(wildcard ${DIR_SRC}/*.c) 7 OBJ = $(patsubst %.c,${DIR_OBJ}/%.o,$(notdir ${SRC})) 8 9 TARGET = main 10 11 BIN_TARGET = ${DIR_BIN}/${TARGET} 12 13 CC = gcc 14 CFLAGS = -g -Wall -I${DIR_INC} 15 16 ${BIN_TARGET}:${OBJ} 17 $(CC) $(OBJ) -o[email protected] 18 19 ${DIR_OBJ}/%.o:${DIR_SRC}/%.c 20 $(CC) $(CFLAGS) -c $< -o [email protected] 21 .PHONY:clean 22 clean: 23 find ${DIR_OBJ} -name *.o -exec rm -rf {}
解釋如下:
(1)Makefile中的 符號 [email protected], $^, $< 的意思:
[email protected] 表示目標檔案
$^ 表示所有的依賴檔案
$< 表示第一個依賴檔案
$? 表示比目標還要新的依賴檔案列表
(2)wildcard、notdir、patsubst的意思:
wildcard : 擴充套件萬用字元
notdir : 去除路徑
patsubst :替換萬用字元
例如下圖例子所示:
輸出結果如下所示:
SRC = $(wildcard *.c)
等於指定編譯當前目錄下所有.c檔案,如果還有子目錄,比如子目錄為inc,則再增加一個wildcard函式,象這樣:
SRC = $(wildcard *.c) $(wildcard inc/*.c)
gcc -o hello hello.c -I /home/hello/include -L /home/hello/lib -lworld
上面這句表示在編譯hello.c時-I /home/hello/include表示將/home/hello/include目錄作為第一個尋找標頭檔案的目錄,
尋找的順序是:/home/hello/include-->/usr/include-->/usr/local/include
-L /home/hello/lib表示將/home/hello/lib目錄作為第一個尋找庫檔案的目錄,
尋找的順序是:/home/hello/lib-->/lib-->/usr/lib-->/usr/local/lib
-lworld表示在上面的lib的路徑中尋找libworld.so動態庫檔案(如果gcc編譯選項中加入了“-static”表示尋找libworld.a靜態庫檔案)