在Quartus II中輸入原理圖以及實現模擬是學習基本數位電路的好方法。下面以一個基本的D鎖存器為例，在quartus II 13.0中一步一步來實現原理圖輸入以及模擬過程。

1，建立工程

指定工程名字以及頂層檔名

跳過。。。。

我用的是小梅哥的AC620開發板，按下面的圖進行選擇：

因為輸入原理圖以及用波形檔案來模擬，所以EDA工具-simulation中選None

點finish，完成工程建立。

隨後，建立一個波形檔案。

選擇nand2，二個輸入的與非門，依次新增四個and2和一個非門not

通過工具欄上面輸入輸出工具，以及連線工具，設計出以下的電路圖。

儲存電路圖為：

啟動分析與綜合，編譯原理圖檔案。如果有編譯錯誤，修改原理圖，直到沒有錯誤。也要檢查警告資訊，看是否連線連線正確。

建立vwm格式波形檔案，輸入激勵源。

插入Node和bus後，得到下面的波形

通過工具欄上面工具按鈕，編輯輸入Clk和D訊號。

產生時鐘訊號：

用滑鼠選擇D，Q訊號Q_n,，進行編輯,編輯好後，執行功能模擬。

模擬後的波形，滿足D latch的時序，全編譯後，也可以執行時序模擬。