TI C6678 DSP + Xilinx Kintex-7 FPGA高速大資料採集處理創龍開發板硬體說明書
本文的硬體說明書,主要圍繞創龍TMS320C6678 DSP + Xilinx Kintex-7 FPGA高速大資料採集處理開發板進行詳細講解:
TL6678F-EasyEVM是創龍基於SOM-TL6678F核心板而研發的一款多核高效能DSP+FPGA開發板。開發板採用核心板+底板方式，底板採用沉金無鉛工藝的8層板設計，尺寸為247.33mm*139.8mm，它為使用者提供了SOM-TL6678F核心板的測試平臺。為了方便使用者開發和參考使用，上面引出了各種常見的介面，可以幫助使用者快速評估SOM-TL6678F核心板的整體效能。
創龍SOM-TL6678F核心板基於TI KeyStone C66x
具體如下：
- CPU處理器
基於TI KeyStone C66x多核定點/浮點DSP TMS320C6678 + Xilinx Kintex-7 FPGA的高效能訊號處理器，TI TMS320C6678整合8核C66x，每核主頻1.0/1.25GHz，每核運算能力高達40GMACS和20GFLOPS，FPGA XC7K325T邏輯單元326K個，DSP Slice 840個，8對速率為12.5Gb/s高速序列收發器，以下是CPU功能框圖：
核心板上採用工業級NAND FLASH，DSP端128MByte，硬體如下圖：
核心板上採用工業級SPI NOR FLASH，DSP端（左邊）128Mbit，FPGA端（右邊）256Mbit，硬體如下圖：
RAM採用工業級低功耗DDR3L，DSP端1/2Gbyte可選，FPGA端512M/1Gbyte可選，硬體如下圖：
核心板上採用I2C介面1Mbit大小的工業級EEPROM，硬體如下圖：
RAM採用工業級低功耗DDR3L，DSP端256M/512MByte可選，硬體如下圖：
核心板上有2個採用I2C介面的TMP102溫度感測器，DSP端1個，FPGA端1個，實現了系統溫度的實時監測，測量誤差≤2℃，測試溫度為-40℃至125℃，硬體如下圖：
- B2B聯結器
開發板使用底板+核心板設計模式，底板和核心板各有4個B2B高速聯結器，均為180pin，0.5mm間距，合高5.0mm聯結器，傳輸速率可高達10GBaud，硬體及引腳定義如下圖：
- LED指示燈
（1）核心板上有1個電源指示燈(LED0)，1個CPLD狀態燈(LED8)，5個使用者可程式設計指示燈：DSP端2個(LED1、LED2)，FPGA端3個(LED3～LED5)，硬體及引腳定義如下圖：
（2）開發板底板有1個電源指示燈(LED0)，5個使用者可程式設計指示燈：DSP端2個(LED1、LED2)，FPGA端3個（LED3～LED5），硬體及引腳定義如下圖：
共有2個系統復位按鍵(KEY1：WARM RESET，KEY2：FULL RESET)，5個使用者測試用按鍵，DSP端2個(SW1：NMI，SW2：USER1)，FPGA端3個(SW3～SW4：USER，SW5：PROG)，硬體及引腳定義如下圖：
開發板上引出了1個DSP&FPGA複用除錯串列埠SYS DEBUG(CON11)，通過USB轉雙串列埠晶片CP2105與Micro USB物理介面CON11連線。可以使用Micro USB線連線PC進行除錯，連線後，可以在PC上看到一共掛載了2個串列埠裝置。使用CP2105的好處是，只需一根USB連線線，就實現了2路串列埠。硬體及引腳定義如下圖：
開發板支援雙千兆網口(CON3、CON4)，採用了Marvell Alaska 88E1111網路晶片，可自適應10/100/1000M網路，RJ45連線頭內部已經包含了耦合線圈，因此不必另接網路變壓器，使用普通的直連網線即可連線本開發板至路由器或者交換機，硬體及引腳定義如下圖：
- JTAG介面
開發板引出了4個JTAG介面，DSP端2個(CON7:MIPI、CON8:TI Rev B JTAG)，FPGA端2個(CON9:CPLD JTAG、CON10:FPGA JTAG)，硬體及引腳定義如下圖：
- SFP+光纖介面
開發板引出2個SFP+光纖介面(CON13、CON14)，傳輸速率可高達10Gbit/s，硬體及引腳定義如下圖：
- FMC介面
開發板上引出了2個工業級FMC聯結器，FMC-LPC標準。支援高速ADC、DAC和視訊輸入輸出，硬體及引腳定義如下圖：
- 拓展IO訊號
開發板引出3個拓展訊號介面(CON6、CON12、CON17)。DSP端2個(CON6、CON12)，50pin IDC3簡易牛角座，間距2.54mm，含EMIF16、SPI、TIMER、GPIO拓展訊號；FPGA端1個(CON17)，48pin歐式聯結器，GPIO拓展介面。硬體及引腳定義如下圖：
- XADC介面
開發板引出了1個XADC介面（CON18，FPGA端），硬體及引腳定義如下圖：：
CON2是散熱風扇介面，採用3pin，間距2.54mm，供電電壓為12V，硬體及引腳定義如下圖：
SW6設有5位啟動撥碼開關來選擇開發板的啟動模式，ON為1，OFF為0，Don't Care = X，硬體及引腳定義如下圖：
- PCIe介面
開發板引出了PCIe Gen2 x4介面(CON5)，2通道，編碼方案為8b/10b，總共64pin，主介面區42pin，單通道理論最高傳輸速率達5GBaud，即為5GBaud*8/10=4Gbit/s，硬體及引腳定義如下圖：
開發板採用[email protected]直流電源供電，CON19為電源介面，SW8為電源撥碼開關，硬體及引腳定義如下圖：
- BANK電壓
開發板引出一個BANK電壓（J1，FPGA端），1.8V、2.5V以及3.3V可選，硬體及引腳定義如下圖：