1. 硬體平臺

本例程使用的是 STM32F302RDT6 晶片，其時鐘配置方法在其它ST微控制器中也類似。

2. 實驗目的

使用外部 32Mhz 晶振配置系統時鐘為 72Mhz。

3. 配置原理

根據STM32F302RD晶片的參考手冊，可以檢視該晶片的時鐘樹結構，這裡我們配置系統時鐘 SYSCLK 為72Mhz，所以這裡只需要修改 PREDIV 的分頻值為4分頻，其它 PLL 倍頻等配置和使用8Mhz外部晶振時配置相同。

4. 修改配置

（1）開啟工程裡的 system_stm32f30x.c 檔案，找到 SetSysClock() 函式，進行時鐘配置修改。這裡我們只需要將外部時鐘四分頻後得到8Mhz的時鐘，所示我們只需要新增 RCC->CFGR2 |= (uint32_t)RCC_CFGR2_PREDIV1_DIV4;來實現時鐘的分頻。

static void SetSysClock(void)
{
  __IO uint32_t StartUpCounter = 0, HSEStatus = 0;

/******************************************************************************/
/*            PLL (clocked by HSE) used as System clock source                */
/******************************************************************************/
 


  /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration -----------*/
  /* Enable HSE */
  RCC->CR |= ((uint32_t)RCC_CR_HSEON);

  /* Wait till HSE is ready and if Time out is reached exit */
  do
  {
    HSEStatus = RCC->CR & RCC_CR_HSERDY;
    StartUpCounter++;
  } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));

  if
 
 ((RCC->CR & RCC_CR_HSERDY) != RESET)
  {
    HSEStatus = (uint32_t)0x01;
  }
  else
  {
    HSEStatus = (uint32_t)0x00;
  }

  if (HSEStatus == (uint32_t)0x01)
  {
    /* Enable Prefetch Buffer and set Flash Latency */
    FLASH->ACR = FLASH_ACR_PRFTBE | (uint32_t)FLASH_ACR_LATENCY_1;

     /* HCLK = SYSCLK / 1 */
     RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;

     /* PCLK2 = HCLK / 1 */
     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;

     /* PCLK1 = HCLK / 2 */
     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;

    /* PLL configuration */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLMULL));
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_PREDIV1 | RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLMULL9);

    /*!< PREDIV1 input clock divided by 4 */  
    RCC->CFGR2 |= (uint32_t)RCC_CFGR2_PREDIV1_DIV4;     // add. by zhixiaoxing

    /* Enable PLL */
    RCC->CR |= RCC_CR_PLLON;

    /* Wait till PLL is ready */
    while((RCC->CR & RCC_CR_PLLRDY) == 0)
    {
    }

    /* Select PLL as system clock source */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;

    /* Wait till PLL is used as system clock source */
    while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)RCC_CFGR_SWS_PLL)
    {
    }
  }
  else
  { /* If HSE fails to start-up, the application will have wrong clock
         configuration. User can add here some code to deal with this error */
  }
}

（2）全域性搜尋 HSE_VALUE 空定義，在 stm32f30x.h 檔案中，這裡我們將外部晶振時鐘修改為 32000000 Hz

#if !defined  (HSE_VALUE) 
#define HSE_VALUE            ((uint32_t)32000000) /*!< Value of the External oscillator in Hz */
#endif /* HSE_VALUE */

5. 檢視匯流排時鐘

在對STM32時鐘進行配置後，為了進一步驗證配置的正確性，我們可以使用模擬來檢視系統各匯流排的時鐘頻率。首先在主函式中新增如下程式碼：

int main(void)
{
    RCC_ClocksTypeDef get_rcc_clock;    
    RCC_GetClocksFreq(&get_rcc_clock); // 獲取系統時鐘配置
}

通過模擬可以檢視各匯流排時鐘的配置頻率，如下圖所示：

Note:注意一定要修改巨集 #define HSE_VALUE ((uint32_t)32000000) /!< Value of the External oscillator in Hz /的值，因為時鐘使用該巨集定義進行計算。

5. 慎入此坑

在時鐘配置時，需要注意的一些問題：
（1）在時鐘樹任何一個倍頻的環節都不能超頻，即使後面分頻係數較大，還是會導致時鐘配置失敗；
（2）在配置外部晶振四分頻時，發現了一個詭異的問題，CFGR2暫存器一定要在CFGR暫存器之後，否則會導致CGFR2暫存器的值與配置的不符，至今不明其詭異之處？

/* PLL configuration */
RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLMULL));
RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_PREDIV1 | RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLMULL9);

/*!< PREDIV1 input clock divided by 4 */  
RCC->CFGR2 |= (uint32_t)RCC_CFGR2_PREDIV1_DIV4;     // add. by zhixiaoxing