學習FPGA已經有半年了，但是效果不是很明顯，主要在與自己沒有很大的壓力，沒有明確的目標，致使仔細學習效率低下，不行！！
以後要堅持寫自己的部落格，對於學習內容要記錄，要堅持完成。

之前的計劃：
1 入門Verilog ，完成LED流水燈的程式。（已完成）
2 自己嘗試 讀寫ROM的基本控制（IP核）。（已完成）
3 UART的程式設計，此處參考網上例程，基本看懂，但是由於程式註釋太少，看的還是很模糊。完成Modelsim和chipscope的練習。（基本完成）
4 專案要求 ，利用Generator System 搭建專案模組，最近在看DDS的datasheet。（進行中）
接下來
方向：
1 SDRAM的程式，利用串列埠除錯，必要時要看其datasheet，用串列埠來除錯sdram，把串列埠的資料儲存到sdram，然後讀回。
2 設計一個複雜的協議
譬如USB、PCIexpress、影象編解碼等，鍛鍊對系統的整體把握和邏輯劃分。
未來的大概方向把握一下，還有就是對於即將來的課程和考試要認真複習，高效學習！