1. 程式人生 > >Verilog自頂向下設計24進位制和60進位制計數器(FPGA)

Verilog自頂向下設計24進位制和60進位制計數器(FPGA)

提供Verilog自頂向下設計24進位制和60進位制計數器(1Hz,頻率可調)並用數碼管動態顯示的程式碼,且兩個程式皆在Basys2開發板上驗證通過。程式思路:

  1. 首先將程式分為4部分:分頻程式、計數程式、數碼管動態顯示程式、頂部程式。
  2. 合理安排輸入與輸出介面。
  3. 注意頂部程式中的連線變數必須設定為wire型。

24進位制計數器程式碼下載地址:點選開啟連結

60進位制計數器程式碼下載地址:點選開啟連結

覺得有用就贊一個~

歡迎大家批評指正!