《手把手教你學DSP》

一、初識DSP

1.DSP的主要特點：
（1）數字訊號處理的特點
數字訊號處理把許多經典的理論體系作為自己的基礎，同時又使自己成為許多新興學科與技術的理論基礎。
數字訊號處理的實現方法：
[1]通過PC上程式設計實現；（缺點：實時性差，處理速度不夠實時，不夠快，訊號採集和處理範圍受通用計算器效能的限制，
一般用於數字訊號處理演算法的模擬和模擬。）
[2]用通用計算機上加專用的加速處理電路；
[3]用通用微處理器或微控制器實現；（該方法能夠實現的演算法複雜度、資料處理的速度與精度收到處理器與微控制器的處理能
力的限制）
[4]通用可程式設計DSP晶片實現。
輸入為模擬訊號，預處理（放大、衰減等）後A/D轉換，DSP處理後，D/A轉換，輸出
輸入為數字訊號、脈衝、開關訊號，不需要A/D轉換
（2）DSP的特點
[1]專用的硬體乘法器
在DSP晶片中，有專門的硬體乘法器，使得一次或者兩次乘法運算可以在一個單指令週期中完成，大大提高了運算速度。
[2]哈佛結構及改進的哈佛結構（哈佛結構：將程式和資料儲存在不同的儲存空間中）
TMS320系列：1.允許資料存放在程式儲存器中，並被算數運算指令直接使用；2.指令儲存在高速緩衝器中，當執行此指
令時，不需要再從儲存器中讀取指令，節約了一個指令週期的時間。
[3]指令系統的流水線結構
[4]片內外兩級儲存結構
[5]特殊的DSP指令
[6]快速指令週期
[7]多機並行執行特性
[8]低功耗
[9]高的運算精度
[10]DSP核心，可程式設計




二、TMS320F28335晶片資源
1.F28335核心主要特點
[1]TMS320F28335型號的處理器主要資源：
a.32位浮點DSP，主頻是150MHz。
b.片上儲存器：（FLASH、OPT ROM受口令保護，可以保護使用者程式）
FLASH:256K*64位；
SPAM：34K*16位；
M0、M1：大小均為1K*16位；
L0~L7：大小均為4K*16位。
BOOT ROM：8K*16位；
OPT ROM：2K*16位。
c.片上外設：
PWM：18路；
HRPWM：6路； 高精度PWM
CAP：6路；
QEP：2通道；
ADC：2*8通道，12位，80ns轉換時間，0-3V輸入量程；
SCI：3通道；
MCBPS：2通道；
CAN：2通道；
SPI：1通道；
I2C：1通道；
外部儲存器擴充套件介面：XINTF；
通用輸入/輸出I/O：88；
看門狗電路。

[2]主要特點：
a.F28335的CPU時鐘電路可以有兩種提供方式，一種是在XCLKIN引腳提供一定頻率的時鐘訊號；另一種是在X1和X2兩個引腳
間連線一個晶體，配合內部震盪電路，產生時鐘源。
CPU核接受的時鐘最高頻率可以達到150MHz；CPU核心指令週期為6.67ns；核心電壓為1.9V，I/O口引腳電壓為3.3V。
b.F28335為哈佛結構的DSP，在邏輯上有4M*16位的程式空間和4M*16位的資料空間，物理上將程式空間和資料空間統一成一
個4M*16位的空間。
c.6組互補對稱的脈寬調製PWM，每組中包含兩路PWM，分別為PWMxA和PWMxB。
每一組中都有7個單元：
時基模組TB；
計數比較模組CC；
動作模組AQ；
死區產生模組DB；
PWM斬波模組PC；
錯誤聯防模組TZ；
事件觸發模組ET。
d.6組增強型捕獲單元CAP，CAP模組應用定時器實現事件捕獲功能，主要應用在速度測量、脈衝序列週期等方面。
每一路CAP還可以通過軟體設定為APWM（32位），這樣APWM可以產生更低頻率的PWM。
e.2組增強型正交編碼單元QEP。
正交編碼脈衝是兩個頻率變化且正交（相位相差90度）的脈衝，當它由電機軸上的光電編碼器產生時，電機的旋轉方向可通
過檢測兩個脈衝序列中的哪一列先到達來確定，角位置和轉速可由脈衝頻率（即齒脈衝或圈脈衝）來確定。
f.一個12位A/D轉換器，其前端為2個8選1多路切換器和2路同時取樣/保持器，構成16個模擬輸入通道，通道切換由硬體自動控
制，轉換結果順序存入16個結果暫存器中。
g.3組SCI非同步串列埠
h.2個多通道緩衝型同步串列埠McBSP
I.2個增強型CAN匯流排控制器，符合CAN2.0B協議
J.1通道的SPI介面
k.一個I2C同步串列埠
L.外部儲存器介面包括：20位地址線；
16（最大32）位資料線；
3個片選控制線及讀/寫控制線。
m.88個通用I/O口
n.6通道的DMA處理器