領先Intel 5年！臺積電將於2019年4月試產5nm EUV製程工藝

摘要： 臺積電的7nm製程工藝在華為麒麟980、蘋果A12、高通驍龍8150等晶片上順利量產之後，現在將已經將目光轉向了更先進的5nm。在原來的計劃中，5nm最早會在2020年才與消費者見面，但現在臺積電將這個時間點提前了一年。最為對比，Intel 10nm工藝最早預計與2016年面世，而實際情況是—...

臺積電的7nm製程工藝在華為麒麟980、蘋果A12、高通驍龍8150等晶片上順利量產之後，現在將已經將目光轉向了更先進的5nm。在原來的計劃中，5nm最早會在2020年才與消費者見面，但現在臺積電將這個時間點提前了一年。最為對比，Intel 10nm工藝最早預計與2016年面世，而實際情況是—一切順利電話，要到2020年才有可能順利量產。

早在2018年1月份，臺積電就開始在臺灣建設一座全新的5nm晶圓廠，預計將於2019年4月開始在5nm節點上實現完整的EUV風險試產。臺積電表示，基於5nm工藝生產的A72晶片，速度上提升了14.7%-17.1%，同時芯片面積縮小了1.8倍。

據目前透漏的訊息，5nm的設計總成本（人工與許可費）是7nm的1.5倍左右，未來使用更先進工藝的成本會越來越高，這進一步限制摩爾定律的延續。

用於5nm晶片設計的工具預計要到11月才能準備就緒，臺積電的設計基礎架構市場營銷部高階總監Suk Lee表示 “我們尚未對所有可能的組合進行測試，但考慮到我們的PDK已通過認證，我們對該服務充滿信心”。

• ofollow,noindex" target="_blank">文章糾錯