禁止轉載！禁止轉載！禁止轉載！

一、Marvell 88SE9215、AHCI與SATA簡介

1.Marvell 88SE9215

1）概述

88SE9215是一個四埠，相容3 Gbps和6 Gbps的SATA主機匯流排介面卡，提供一個單線PCle 2.0介面、SATA控制器功能和4個6 Gbps SATA埠。下文將以PCIe EP裝置的配置、HBA的初始化、Port的初始化、Command Slot的填充來介紹88SE9215驅動。系統框圖如圖1-1所示。

2）PCIe控制器

88SE9215是PCle 2.0 EP裝置，符合PCle 2.0規範，支援2.5 Gbps和5 Gbps的通訊速度，支援SATA控制器的AHCI程式設計介面暫存器，支援積極電源管理，支援錯誤報告、恢復和糾正，支援訊息提示中斷(MSI)。

3）SATA控制器

符合序列ATA規範3.1。支援通訊速度6gbps, 3gbps和1.5 Gbps。支援可程式設計輸出訊號電平。支援Gen 1i, Gen 1x, Gen 2i, Gen 2m, Gen 2x和Gen 3i。支援AHCI 1.0程式設計介面。支援4個SATA介面。支援原生命令佇列(NCQ)。支援多埠FIS或命令交換。支援分部和休眠電源管理狀態。支援交錯Spin-up。

2.AHCI與SATA

1）AHCI

AHCI(Advance Host Controller Interface)由 Intel 開發，以方便處理 SATA 裝置。 AHCI 規範強調 AHCI 控制器（稱為host bus adapter 或 HBA）旨在成為系統記憶體和 SATA 裝置之間的資料移動引擎。它封裝了 SATA 裝置，併為主機提供了標準的 PCI 介面。系統設計人員可以使用系統記憶體和記憶體對映暫存器輕鬆訪問 SATA 驅動器，而無需像 IDE 那樣操作煩人的任務檔案。AHCI 控制器最多可支援 32 個埠，這些埠可以連線不同的 SATA 裝置。 AHCI 支援所有原生 SATA 功能，例如命令佇列、熱插拔、電源管理等。對於軟體開發人員來說，AHCI 控制器只是具有匯流排主控能力的 PCI 裝置。

2）SATA

SATA標準分別由T13和SATA-IO維護。 SATA-IO 側重於序列 ATA，而 T13 也包含傳統的並行 ATA 規範。

雖然 IDE 和 SATA 的硬體規格（甚至在實現它們的不同裝置之間）差異很大，但 API 和 ABI 非常相似。對於軟體開發者來說，SATA 和PATA 的最大區別在於 SATA 使用 FIS（幀資訊結構）資料包在主機與裝置之間傳輸資料。 FIS 可以被視為傳統任務檔案的資料集，或 ATA 命令的封裝。 SATA 使用與PATA 相同的命令集。

二、PCIe EP裝置的配置

1.Command 暫存器(Offset 04h)與Status 暫存器(Offset 06h)

Command 暫存器需要將以下狀態位,設定為1：

Memory Space位，該位表示PCI裝置是否相應儲存器請求。

Bus Master位，該位表示PCI裝置是否可以作為主裝置。

Status暫存器寫入~0UL，將錯誤位清除。

2.Cache Line Size 暫存器 (Offset 0Ch)與Latency Timer 暫存器 (Offset 0Dh)

需要注意，在PCIe裝置中，Cache Line Size 暫存器的值並無意義，因為PCIe裝置在進行資料輸送時，在其報文中含有一次資料傳送的大小，PCIe匯流排控制器可以使用這個“大小”，判斷資料區域與Cache行的對應關係。

而Latency Timer 暫存器的值則必須設定為0，因為PCIe裝置並不需要使用該暫存器，PCIe匯流排的仲裁方式與PCI匯流排不同，使用的連線方法也與PCI匯流排不同。

3.Base Address Register 0~5暫存器

BAR是PCI配置空間中從0x10h 到 0x24h 的6個register，用來定義PCI需要的配置空間大小以及配置PCI裝置佔用的地址空間。

每個PCI裝置在BAR中描述自己需要佔用多少地址空間，bios通過所有裝置的這些資訊構建一張address map，描述系統中資源的分配情況，然後在合理的將地址空間配置給每個PCI裝置。 一旦BAR的值確定了（Have been programmed），其指定範圍內的當前裝置中的內部暫存器（或內部儲存空間）就可以被訪問了。當該裝置確認某一個請求（Request）中的地址在自己的BAR的範圍內，便會接受這請求。如果某個裝置的BAR沒有被全部使用，則對應的BAR應被硬體全被設定為0，並且告知軟體這些BAR是不可以操作的。

HBA使用BAR5來訪問，所以必須配置BAR5的值。本例中，BAR5的地址被分配為0x40400000到0x4FFFFFFF，需要注意的是，處理器使用的儲存器域的地址，而BAR暫存器存放PCI匯流排域的地址，需要將PCI匯流排域的地址轉換為儲存器域的地址，才可以訪問PCI裝置的暫存器空間。因為在Vivado中配置了動態從橋地址轉換，所以通過對BAR5的首地址0x40400000進行偏移，即可對HBA進行配置。

如下圖所示,在AXI Memory Mapped To PIC Express中,勾選Enbale Dynamic Address Translation，即可實現動態從橋地址轉換。並在Address Editor中，配置合適的PCIe控制器地址與BAR地址。

三、HBA初始化

HBA暫存器被分成兩部分，全域性暫存器和埠控制暫存器。所有100h以下地址的暫存器都是全域性的，並適用於整個HBA。所有埠的埠控制暫存器都是相同的，並且有多少埠就有多少暫存器組。所有未定義的暫存器和暫存器內所有保留位在讀取時返回'o'。

1.重置HBA

需要將GHC（Offset 04h: GHC – Global HBA Control）中的HBA Reset位置1，延遲200ms後檢測GHC的HBA Reset位是否為0，如依然為1則重置失敗，返回錯誤。成功後，註冊並使能中斷使能。

2.使能AHCI，獲取埠資訊

將GHC中的AHCI Enable位置1，即可使能AHCI。

讀取CAP（Offset 00h: CAP – HBA Capabilities），讀取低5位再加1，即可得到埠數。

接著讀取CAP的8~12位再加1，即可得到最大支援的Command slot數。

之後讀取CAP的30位，得到控制器是否具有支援NCQ的能力。

讀取PI(Offset 0Ch: PI – Ports Implemented)，其對應的某一位為1，則說明對應位的埠可供使用。

3.分配記憶體並使能埠

AHCI的埠地址從100h開始，之後的埠地址在前一個埠地址基礎上偏移80h，如埠0的地址為100h，埠1則為180h，以此類推。

1）停止埠

首先需要確保埠不在執行狀態，否則後續的配置將會無效。檢測埠的PxCMD(Offset 18h: PxCMD( Port x Command and Status)位狀態，確保CR（Command List Running）、FR(FIS Receive Running)、FRE (FIS Receive Enable)、ST(Start)位為0，每有一位由1置0，則需要等待500毫秒。將中斷關閉，清除掛起的中斷位，即可開始分配記憶體。

2）分配記憶體

 

 

AHCI埠暫存器並不直接儲存需要傳送或接收的命令與資料，而是在PxCLB（Offset 00h: PxCLB – Port x Command List Base Address ）與PxFB（Offset 08h: PxFB – Port x FIS Base Address）中儲存命令與資料的首地址。

上圖中每個埠都擁有一個Command list與Recived FIS Structure，Command List由 1 到 32 個命令頭組成，每個頭稱為一個槽（slot）。命令槽是一個32位元組的結構，詳細說明了命令的方向、型別以及Command table的地址。

Command table中儲存Command FIS（CFIS)、ATAPI Command（ACMD)與Physical Region Descriptor Table (PRDT)，CFIS可以儲存需要傳送的命令，PRDT用來儲存要傳輸資料地址的列表，ACMD包含要傳輸的ATAPI命令，僅當在命令頭中設定了‘a’位時需要將其填充。

以上圖為例，每個埠的Command list可以分配32個Command slot，每個slot為32位元組，即分配1024位元組即可，需要注意的是，Command list的地址需要1024位元組對齊，否則無法正確傳送命令。

Received FIS分配256位元組，需要256位元組對齊，用來接收從device端發來的FIS。Command table則分為前80h固定大小，與至多65535位元組的PRDT部分，這裡分配56個PRD,即總大小為1024位元組，同樣進行1024位元組對齊。記憶體分配完成後，將地址分別賦值給PxCLB與PxFB。

3）使能埠

開啟埠的SATA鏈路，將PxCMD的SUD置為1，如果在2毫秒內PxSSTS（ Port x Serial ATA Status (SCR0: SStatus)）低3位沒有變為3，即可判定此埠的鏈路不通，釋放第二步分配的記憶體，繼續檢測其他埠。鏈路開啟後，將POD、FRE、ICC置為1，檢測PxTFD（Port x Task File Data）的BSY與 DRQ位，如100毫秒內建0則初始化成功，否則釋放第二步分配的記憶體。讀PxSIG（Offset 24h: PxSIG – Port x Signature）暫存器，0x101代表sata裝置，0xEB140101為 SATAPI 驅動器，一些有問題的 AHCI 控制器可能無法正確設定PxSIG，最可靠的方法是從裝置讀回的Identify資料中判斷。最後開啟中斷。

四、如何傳送命令

為了傳送命令，我們需要構造一個Command header，之後設定埠命令發出暫存器 (PxCI) 中的相應位， AHCI 控制器會自動向裝置傳送命令並等待響應。如果發生錯誤，埠中斷暫存器 (PORTxIS) 中的錯誤位將被置1，並且可以從埠任務檔案暫存器 (PxTFD)、PxSSTS 暫存器  和 PxSERR暫存器 中獲取資訊。如果傳送成功，則對應PxCI位將被清除，接收到的資料（如果有）將由 AHCI 控制器從裝置複製到主機儲存器。

SATA 支援queued commands以增加吞吐量。不同於傳統的並行ATA驅動器，當之前的命令仍在執行時，SATA 驅動器可以處理新命令。使用 AHCI，主機最多可以同時向裝置傳送 32 個命令。

1.選擇Command Slot與填充FIS

讀取PxSACT與PxCI的值，並進行或運算，或運算後其最低為0的位即為空閒可用的Slot,根據Slot對Command list地址進行偏移，可以得到可用的Command header地址。

下圖為Host to Device的FIS格式，以寫塊裝置為例：

FIS Type為27h，代表主機到裝置；

C為1表示Command, 0表示Control；

Command填寫需要的命令，這裡為寫塊裝置，所以填ATA_CMD_WRITE，即0xCA；

LBA為block的偏移量

Count為需要寫入的扇區數量

此時，FIS即填充完成。

2.構造Command header

首先。根據我們傳入的資料記憶體塊大小，對cache進行flush，將cache的內容重新整理到記憶體中，確保DMA可以正確搬移資料，如果為讀，則是invalidate。需要注意的是，對於裝置上的dma，分配的地址必須是cache line的整數倍。要寫入的資料記憶體塊也必須確保對齊cache line。

接下來，參考分配記憶體時的結構圖來構造Command Table。首先，將FIS拷貝到CFIS中。之後，根據資料塊大小（最大不超過4MB），計算所需要的PRDT長度，即PRDTL，並將資料分段填入各個PRD中。完成後執行cache_flush(<address of Command Table>, sizeof(<Command Table>))

最終，構造Command header，將FIS的長度與PRDTL根據結構圖分別填入對應位置，即低4位與16~31位。因為是寫操作，將第6位‘W’置1。將Command table的地址寫入Command header的CTBA中，最後執行cache_flush(<address of Command Header>, sizeof(<Command Header>))。

3.命令的傳送與檢測

此時，只需要將PxCI中與slot對應的位寫入1，AHCI 控制器會自動向裝置傳送命令並等待響應。此時可以通過輪詢或中斷的方式檢測任務是否完成，這裡以輪詢為例。如PxCMD的CR位為1，說明此時已啟動dma，檢測PxSERR檢視是否存在錯誤位。接著輪詢檢查對應的PxCI位是否為0，當為0時，說明命令傳送成功，任務執行完成。

五、總結

初始化

- 在 PCI 命令暫存器中啟用中斷、DMA 和記憶體空間訪問
- 記憶體對映 BAR 5 暫存器。
- 重置控制器
- 在全域性主機控制暫存器中啟用 AHCI 模式和中斷。
- 讀取capabilities暫存器。如果需要，檢查是否支援 64 位 DMA。
- 對於所有已實現的埠：
- 為其命令列表、接收到的 FIS 及其命令表分配實體記憶體。確保命令表是 1k 位元組對齊的。
- 設定命令列表和接收到的 FIS 地址暫存器（和高位暫存器，如果支援）。
- 設定命令列表條目以指向相應的命令表。
- 重置埠。
- 使用埠的命令暫存器啟動命令列表處理。
- 讀取埠的簽名/狀態以檢視它是否連線到驅動器。
- 向連線的驅動器傳送 IDENTIFY ATA 命令。獲取他們的扇區大小和數量。

啟動 讀/寫命令

- 選擇要使用的可用命令槽。
- 設定命令 FIS。
- 設定 PRDT。
- 設定命令頭。
- 傳送命令.