2. 程式人生 > >STM32F系列ARM Cortex_M3核微控制器基礎之系統時鐘三

STM32F系列ARM Cortex_M3核微控制器基礎之系統時鐘三

阿新 • • 發佈：2018-11-15

                                                                                  STM32F系列ARM Cortex_M3核微控制器之系統時鐘三

問題一：若未對系統進行時鐘配置，那麼系統上電後時鐘系統將是怎樣配置的？

        在STM32啟動檔案startup_stm32f10x_hd.s中有下面一段彙編：

Reset_Handler   PROC
                EXPORT  Reset_Handler             [WEAK]
                IMPORT  __main
                IMPORT  SystemInit
                LDR     R0, =SystemInit
                BLX     R0               
                LDR     R0, =__main
                BX      R0
                ENDP
其中IMPORT __main和IMPORT SystemInit為宣告要使用C語言中的main函式和IMPORT SystemInit函式。LDR R0，=SystemInit 把SystemInit函式的地址載入到暫存器R0中。BLX R0 程式跳轉到R0中的地址處執行。

我們來看看system_stm32f10x.c檔案中的SystemInit()函式對系統時鐘的配置情況

/**
  * @brief  Setup the microcontroller system
  *         Initialize the Embedded Flash Interface, the PLL and update the 
  *         SystemCoreClock variable.  初始化內部Flash，PLL，更新系統時鐘變數
  * @note   This function should be used only after reset. 僅能在復位後使用
  * @param  None
  * @retval None
  */
void SystemInit (void)
{
  /* Reset the RCC clock configuration to the default reset state(for debug purpose) */
  //復位RCC時鐘配置為預設復位狀態（為了除錯目的）
	
  /* Set HSION bit 置位內部高速時鐘使能位*/
  //內部8MHz振盪器開啟
  RCC->CR |= (uint32_t)0x00000001;

  /* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */
  //復位系統時鐘切換，AHB預分頻，低速APB預分頻，高速APB預分頻，ADC預分頻，微控制器時鐘輸出位
  //HSI作為系統時鐘，SYSCLK不分頻作為HCLK，HCLK不分頻做為PCLK1,PCLK2，PCLK2 2分頻後作為ADC時鐘，MCO引腳沒有微控制器時鐘輸出
#ifndef STM32F10X_CL
  RCC->CFGR &= (uint32_t)0xF8FF0000;
#else
  RCC->CFGR &= (uint32_t)0xF0FF0000;
#endif /* STM32F10X_CL */   
  
  /* Reset HSEON, CSSON and PLLON bits */
  //復位外部高速時鐘使能，時鐘安全系統使能，PLL使能
  //外部高速時鐘關閉，時鐘監測器關閉，PLL關閉
  RCC->CR &= (uint32_t)0xFEF6FFFF;

  /* Reset HSEBYP bit */
  //復位外部高速時鐘旁路
  //外部3-25MHz時鐘沒有旁路
  RCC->CR &= (uint32_t)0xFFFBFFFF;

  /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */
  //復位PLL輸入時鐘源，HSE分頻作為PLL輸入，PLL倍頻係數，USB預分頻位
  //HSI振盪器時鐘經2分頻後作為PLL輸入時鐘，HSE不分頻作為PLL輸入時鐘，PLL2倍頻輸出，PLL時鐘1.5倍分頻作為USB時鐘
  RCC->CFGR &= (uint32_t)0xFF80FFFF;

#ifdef STM32F10X_CL
  /* Reset PLL2ON and PLL3ON bits */
  RCC->CR &= (uint32_t)0xEBFFFFFF;

  /* Disable all interrupts and clear pending bits  */
  RCC->CIR = 0x00FF0000;

  /* Reset CFGR2 register */
  RCC->CFGR2 = 0x00000000;
#elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
  /* Disable all interrupts and clear pending bits  */
  RCC->CIR = 0x009F0000;

  /* Reset CFGR2 register */
  RCC->CFGR2 = 0x00000000;      
#else
  /* Disable all interrupts and clear pending bits  */
 //失能所有時鐘中斷，清除掛起位
  RCC->CIR = 0x009F0000;
#endif /* STM32F10X_CL */
    
#if defined (STM32F10X_HD) || (defined STM32F10X_XL) || (defined STM32F10X_HD_VL)
  #ifdef DATA_IN_ExtSRAM
    SystemInit_ExtMemCtl(); 
  #endif /* DATA_IN_ExtSRAM */
#endif 

  /* Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers */
  //配置系統時鐘頻率，HCLK,PCLK2，PCLK1預分頻
  /* Configure the Flash Latency cycles and enable prefetch buffer */
  //配置Flash延時週期，使能預取快取
  SetSysClock();

#ifdef VECT_TAB_SRAM
  SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM. */
#else
  //向量表放置於內部FLASH
  SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH. */
#endif 
}
該函式將RCC時鐘先置為復位狀態，然後呼叫SystemInit_ExtMemCtl()（如果定義了DATA_IN_ExtSRAM），呼叫SetSysClock()以及設定向量表的位置。這裡不對SystemInit_ExtMemCtl()進行解釋，置解釋SetSysClock()函式 

/**
  * @brief  Configures the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers.
            配置系統時鐘頻率，HCLK,PCLK2，PCLK1預分頻
  * @param  None
  * @retval None
  */
static void SetSysClock(void)
{
#ifdef SYSCLK_FREQ_HSE
  SetSysClockToHSE();
#elif defined SYSCLK_FREQ_24MHz
  SetSysClockTo24();
#elif defined SYSCLK_FREQ_36MHz
  SetSysClockTo36();
#elif defined SYSCLK_FREQ_48MHz
  SetSysClockTo48();
#elif defined SYSCLK_FREQ_56MHz
  SetSysClockTo56();  
#elif defined SYSCLK_FREQ_72MHz
  SetSysClockTo72();
#endif
 
 /* If none of the define above is enabled, the HSI is used as System clock
    source (default after reset) */  //如果上面的巨集定義都沒定義，HSI用作系統時鐘                                                                                         }
這裡定義了SYSCLK_FREQ_72MHz系統時鐘頻率 

#if defined (STM32F10X_LD_VL) || (defined STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
/* #define SYSCLK_FREQ_HSE    HSE_VALUE */
 #define SYSCLK_FREQ_24MHz  24000000
#else
/* #define SYSCLK_FREQ_HSE    HSE_VALUE */
/* #define SYSCLK_FREQ_24MHz  24000000 */ 
/* #define SYSCLK_FREQ_36MHz  36000000 */
/* #define SYSCLK_FREQ_48MHz  48000000 */
/* #define SYSCLK_FREQ_56MHz  56000000 */
#define SYSCLK_FREQ_72MHz  72000000
#endif
這裡使能的函式是SetSysClockTo72(); 

/**
  * @brief  Sets System clock frequency to 72MHz and configure HCLK, PCLK2 
  *         and PCLK1 prescalers.
            設定系統時鐘為72MHz，配置HCLK,PCLK2,PCLK1預分頻
  * @note   This function should be used only after reset.
  * @param  None
  * @retval None
  */
static void SetSysClockTo72(void)
{
  __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
  
  /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/
  //配置SYSCLK, HCLK, PCLK2 and PCLK1
  /* Enable HSE */   
  //使能高速外部振盪器	
  RCC->CR |= ((uint32_t)RCC_CR_HSEON);
 
  /* Wait till HSE is ready and if Time out is reached exit */
	//等到HSE穩定，時間到則退出迴圈
  do
  {
    HSEStatus = RCC->CR & RCC_CR_HSERDY;
    StartUpCounter++;  
  } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));

  if ((RCC->CR & RCC_CR_HSERDY) != RESET)
  {
    HSEStatus = (uint32_t)0x01;
  }
  else
  {
    HSEStatus = (uint32_t)0x00;
  }  

  if (HSEStatus == (uint32_t)0x01)
  {
    /* Enable Prefetch Buffer */
    //使能預取緩衝
    FLASH->ACR |= FLASH_ACR_PRFTBE;

    /* Flash 2 wait state */
    //FLASH時序延遲2週期
    FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);
    FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;    

 
    /* HCLK = SYSCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
      
    /* PCLK2 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;
    
    /* PCLK1 = HCLK/2 */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;

#ifdef STM32F10X_CL
    /* Configure PLLs ------------------------------------------------------*/
    /* PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz */
    /* PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz */
        
    RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
                              RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
    RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 |
                             RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);
  
    /* Enable PLL2 */
    RCC->CR |= RCC_CR_PLL2ON;
    /* Wait till PLL2 is ready */
    while((RCC->CR & RCC_CR_PLL2RDY) == 0)
    {
    }
    
   
    /* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */ 
    RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 | 
                            RCC_CFGR_PLLMULL9); 
#else    
    /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
    //PLL配置 HSE時鐘作為PLL輸入時鐘  PLL9倍頻
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
                                        RCC_CFGR_PLLMULL));
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);
#endif /* STM32F10X_CL */

    /* Enable PLL */
    //使能PLL
    RCC->CR |= RCC_CR_PLLON;

    /* Wait till PLL is ready */
    while((RCC->CR & RCC_CR_PLLRDY) == 0)
    {
    }
    
    /* Select PLL as system clock source */
    //選擇PLL作為系統時鐘源
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;    

    /* Wait till PLL is used as system clock source */
    //等到PLL作為系統時鐘源
    while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08)
    {
    }
  }
  else
  { /* If HSE fails to start-up, the application will have wrong clock 
         configuration. User can add here some code to deal with this error */
    //如果HSE啟動失敗，應用會產生錯誤時鐘配置，在這裡對錯誤情況進行處理
  }
}
這裡的配置是：HSE的外部晶振使用8MHz，HSE時鐘作為PLL輸入時鐘，PLL 9倍頻，SYSCLK = 72MHz，HCLK = AHB時鐘為72MHz，PCLK1 = AHB/2 = 36MHz，PCLK2 = AHB = 72MHz。

初始化之後可以通過變數SystemCoreClock獲取系統核心時鐘頻率(HCLK)。SystemCoreClock變數：包含核心時鐘(HCLK),可以用於建立SysTick或配置其他引數 

/*******************************************************************************
*  Clock Definitions
*******************************************************************************/
#ifdef SYSCLK_FREQ_HSE
  uint32_t SystemCoreClock         = SYSCLK_FREQ_HSE;        /*!< System Clock Frequency (Core Clock) */
#elif defined SYSCLK_FREQ_24MHz
  uint32_t SystemCoreClock         = SYSCLK_FREQ_24MHz;        /*!< System Clock Frequency (Core Clock) */
#elif defined SYSCLK_FREQ_36MHz
  uint32_t SystemCoreClock         = SYSCLK_FREQ_36MHz;        /*!< System Clock Frequency (Core Clock) */
#elif defined SYSCLK_FREQ_48MHz
  uint32_t SystemCoreClock         = SYSCLK_FREQ_48MHz;        /*!< System Clock Frequency (Core Clock) */
#elif defined SYSCLK_FREQ_56MHz
  uint32_t SystemCoreClock         = SYSCLK_FREQ_56MHz;        /*!< System Clock Frequency (Core Clock) */
#elif defined SYSCLK_FREQ_72MHz
  uint32_t SystemCoreClock         = SYSCLK_FREQ_72MHz;        /*!< System Clock Frequency (Core Clock) */
#else /*!< HSI Selected as System Clock source */
  uint32_t SystemCoreClock         = HSI_VALUE;        /*!< System Clock Frequency (Core Clock) */
#endif

z再看看該檔案下的另一個函式SystemCoreClockUpdate()， 由於SystemCoreClock變數中儲存的是核心頻率HCLK，每次系統時鐘改變時，都需要使用該函式對該變數進行更新。 

/**
  * @brief  Update SystemCoreClock variable according to Clock Register Values.
  *         The SystemCoreClock variable contains the core clock (HCLK), it can
  *         be used by the user application to setup the SysTick timer or configure
  *         other parameters.
  *         根據時鐘暫存器值來更新SystemCoreClock變數，SystemCoreClock儲存的是系統核心時鐘(HCLK) 
  * @note   Each time the core clock (HCLK) changes, this function must be called
  *         to update SystemCoreClock variable value. Otherwise, any configuration
  *         based on this variable will be incorrect.         
  *         當核心時鐘變化時，必須呼叫該函式來更新SystemCoreClock變數。
  * @note   - The system frequency computed by this function is not the real 
  *           frequency in the chip. It is calculated based on the predefined 
  *           constant and the selected clock source:
  *           該函式計算的系統頻率是基於預定義的頻率和選擇的時鐘源，不一定是晶片真正的頻率 
  *           - If SYSCLK source is HSI, SystemCoreClock will contain the HSI_VALUE(*)
  *                                              
  *           - If SYSCLK source is HSE, SystemCoreClock will contain the HSE_VALUE(**)
  *                          
  *           - If SYSCLK source is PLL, SystemCoreClock will contain the HSE_VALUE(**) 
  *             or HSI_VALUE(*) multiplied by the PLL factors.
  *         
  *         (*) HSI_VALUE is a constant defined in stm32f1xx.h file (default value
  *             8 MHz) but the real value may vary depending on the variations
  *             in voltage and temperature.   
  *              
  *         (**) HSE_VALUE is a constant defined in stm32f1xx.h file (default value
  *              8 MHz or 25 MHz, depedning on the product used), user has to ensure
  *              that HSE_VALUE is same as the real frequency of the crystal used.
  *              Otherwise, this function may have wrong result.
  *                
  *         - The result of this function could be not correct when using fractional
  *           value for HSE crystal.
  * @param  None
  * @retval None
  */
void SystemCoreClockUpdate (void)
{
  uint32_t tmp = 0, pllmull = 0, pllsource = 0;

#ifdef  STM32F10X_CL
  uint32_t prediv1source = 0, prediv1factor = 0, prediv2factor = 0, pll2mull = 0;
#endif /* STM32F10X_CL */

#if defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
  uint32_t prediv1factor = 0;
#endif /* STM32F10X_LD_VL or STM32F10X_MD_VL or STM32F10X_HD_VL */
    
  /* Get SYSCLK source -------------------------------------------------------*/
	//得到SYSCLK所選時鐘源
  tmp = RCC->CFGR & RCC_CFGR_SWS;
  
  switch (tmp)
  {
    case 0x00:  /* HSI used as system clock */
      SystemCoreClock = HSI_VALUE;
      break;
    case 0x04:  /* HSE used as system clock */
      SystemCoreClock = HSE_VALUE;
      break;
    case 0x08:  /* PLL used as system clock */

      /* Get PLL clock source and multiplication factor ----------------------*/
		  //得到PLL時鐘源和倍頻係數
      pllmull = RCC->CFGR & RCC_CFGR_PLLMULL;
      pllsource = RCC->CFGR & RCC_CFGR_PLLSRC;
      
#ifndef STM32F10X_CL      
      pllmull = ( pllmull >> 18) + 2;
      
      if (pllsource == 0x00)
      {
        /* HSI oscillator clock divided by 2 selected as PLL clock entry */
				//HSI 2分頻後作為PLL時鐘源
        SystemCoreClock = (HSI_VALUE >> 1) * pllmull;
      }
      else
      {
 #if defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
       prediv1factor = (RCC->CFGR2 & RCC_CFGR2_PREDIV1) + 1;
       /* HSE oscillator clock selected as PREDIV1 clock entry */
       SystemCoreClock = (HSE_VALUE / prediv1factor) * pllmull; 
 #else
        /* HSE selected as PLL clock entry */
        if ((RCC->CFGR & RCC_CFGR_PLLXTPRE) != (uint32_t)RESET)
        {/* HSE oscillator clock divided by 2 */
				//HSE時鐘2分頻
          SystemCoreClock = (HSE_VALUE >> 1) * pllmull;
        }
        else
        {
					//HSE不分頻
          SystemCoreClock = HSE_VALUE * pllmull;
        }
 #endif
      }
#else
      pllmull = pllmull >> 18;
      
      if (pllmull != 0x0D)
      {
         pllmull += 2;
      }
      else
      { /* PLL multiplication factor = PLL input clock * 6.5 */
        pllmull = 13 / 2; 
      }
            
      if (pllsource == 0x00)
      {
        /* HSI oscillator clock divided by 2 selected as PLL clock entry */
        SystemCoreClock = (HSI_VALUE >> 1) * pllmull;
      }
      else
      {/* PREDIV1 selected as PLL clock entry */
        
        /* Get PREDIV1 clock source and division factor */
        prediv1source = RCC->CFGR2 & RCC_CFGR2_PREDIV1SRC;
        prediv1factor = (RCC->CFGR2 & RCC_CFGR2_PREDIV1) + 1;
        
        if (prediv1source == 0)
        { 
          /* HSE oscillator clock selected as PREDIV1 clock entry */
          SystemCoreClock = (HSE_VALUE / prediv1factor) * pllmull;          
        }
        else
        {/* PLL2 clock selected as PREDIV1 clock entry */
          
          /* Get PREDIV2 division factor and PLL2 multiplication factor */
          prediv2factor = ((RCC->CFGR2 & RCC_CFGR2_PREDIV2) >> 4) + 1;
          pll2mull = ((RCC->CFGR2 & RCC_CFGR2_PLL2MUL) >> 8 ) + 2; 
          SystemCoreClock = (((HSE_VALUE / prediv2factor) * pll2mull) / prediv1factor) * pllmull;                         
        }
      }
#endif /* STM32F10X_CL */ 
      break;

    default:
      SystemCoreClock = HSI_VALUE;
      break;
  }
  
  /* Compute HCLK clock frequency ----------------*/
	//計算
  /* Get HCLK prescaler */
  tmp = AHBPrescTable[((RCC->CFGR & RCC_CFGR_HPRE) >> 4)];
  /* HCLK clock frequency */
  SystemCoreClock >>= tmp;  
}






相關推薦

STM32F系列ARM Cortex_M3核微控制器基礎之系統時鐘三

                                          &nb

STM32F系列ARM Cortex-M3核微控制器基礎之系統時鐘二

  STM32F系列ARM Cortex-M3核微控制器基礎之系統時鐘 問題一：STM32 BIT_BAND 位段位帶別名區使用：什麼是位段、位帶別名區？ 它有什麼好處？  記得MCS51嗎？ M

STM32F系列ARM Cortex-M3核微控制器基礎之系統時鐘一

STM32F系列ARM Cortex-M3核微控制器基礎之系統時鐘   本文章是基於STM32F103ZE微控制器，主要是詳細說明STM32F系列的特性，由於本人是初學者，出現錯誤是難免的，請大家見諒。韌體庫採用V3.5.0版本   下面是STM

STM32F系列ARM Cortex-M3核微控制器基礎之儲存系統一

STM32F系列ARM Cortex-M3核微控制器基礎之儲存系統 線索一：CM3的儲存器系統對映是預定義的，並且規定好了哪個位置使用哪條匯流排。         CM3只有一個單一固定的儲存器對映。CM3的地址空間是4GB，

Linux入門基礎之系統運行級別02

基礎 inux log 安裝 用戶模式 例如 multi nfa 切換 Linux有7種運行級別 1.init0 關機2.init1 單用戶（密碼丟失 配置文件修改錯誤）3.init2 無網絡 nfs的完整級別4.init3 多用戶 多CPU 命令行模式5.init4

Python學習之路——Linux基礎之系統進程管理

pkill http 包含 str 含義 ges shadow ctr 服務 系統進程管理 進程：進程是程序的一次動態執行 守護進程：守護進程是在後臺運行並提供系統服務的一些進程 top : 動態顯示當前進程 標簽 含義 PID 進程號 PR、NI

Python學習之路——Linux基礎之系統啟動流程

grub.conf 加載 text image ffffff 讀取 基礎 單用戶 python學習 系統啟動流程 整體過程：BIOS → MRB → Kernel → init 1.BIOS決定從哪個盤開始讀操作系統 主引導記錄MBR：共512bytes；前

Python3基礎之（十 三）全域性變數&區域性變數

一、區域性變數 在 def 中, 我們可以定義一個區域性變數, 這個變數 a 只能在這個功能 func中有效, 出了這個函式,a 這個變數就不是那個區域性的 a. def func(): a=10 print(a) if __name__=='__main__'

蝸牛—ORACLE基礎之觸發器學習(三)

建立一個觸發器, 當職工表 emp 表被刪除一條記錄時，把被刪除記錄寫到職工表刪除日誌表中去。 --建立觸發器，實現從員工表中刪除7934號員工前將該員工的資訊加入到日誌資訊表emp_his。 create or replace trigger trig_emp bef

Java基礎之反射的三種實現方式

1. 通過Object類的getClass方法來獲取java.lang.Object中定義有getClass方法：public final Class getClass() 所有Java物件都具備這個方法，該方法用於返回呼叫該方法的物件的所屬類關聯的Class物件，例如：

javaWeb基礎之Servlet的三種實現方式以及兩種配置方式

一、Servlet的三種實現方式 Servlet（Server Applet）是Java Servlet的簡稱，稱為小服務程式或服務聯結器，用Java編寫的伺服器端程式，主要功能在於互動式地瀏覽和修改資料，生成動態Web內容。 1、Servlet的第一種建立方式：繼承Ht

作業系統基礎之系統呼叫

1.使用者態和核心態 使用者程式是如何呼叫核心程式的呢？考慮實現下面的一個whoami的系統呼叫： 在核心中100地址處有一個使用者“lizhijun”，whoami函式的功能是要打印出這個使用者名稱，那可以直接打印出100地址處的內容嗎？答案當然是否定

51微控制器的中斷系統（三）

簡單說下五種中斷源的優先順序問題 一，優先順序的作用： 同一優先順序中的中斷申請不止一個時，則有中斷優先權排隊問題。同一優先順序的中斷優先權排隊，由中斷系統硬體確定的自然優先順序形成。 二， 51微控制器有五個中斷源，二個優先順序，可以實現中斷巢狀。 外部中斷0； 定時器T

LPC17XX 學習之系統時鐘與功率控制

系統時鐘與功率控制 一、系統時鐘 　　LPC17XX有三個獨立的時鐘振盪器，分別是主振盪器(MIAN_OSC)、內部RC振盪器(IRC_OSC)、實時時鐘振盪器(RTC_OSC)。LPC17XX時鐘框圖如下： LPC17XX 時鐘框圖 如上圖所示，三個振盪器通

微控制器與嵌入式系統實驗三 P1、P3 口的應用

實驗三 P1、P3 口的應用一 、 實驗目的1．掌握 P3 口、P1 口簡單使用。2．學習延時程式的編寫和使用。二 、 實驗內容編制以下程式：1、P1 口做輸出口，接八隻發光二極體，編寫程式，使發光二極體迴圈點亮。2、P3．3 口做輸入口，外接一脈衝，每輸入一個脈衝，P1 口

Linux內核設計基礎（一）之中斷處理

family ng- 內存 irq strong 睡眠 sign 技術 struct 假設讓內核定期對設備進行輪詢。以便處理設備，那會做非常多無用功，假設能讓設備在

[arduino]-序言：面向僅有C語言基礎之人的微控制器開發板

arduino_是一個專案_也是一個商業公司，但其核心價值是_構建在社群上的，開源的，低門檻的微控制器開發板。 微控制器_是一種低效能的_計算機，這個名字源於其_把所有需要的硬體_全部做到_單個_晶片中去。 開發板_是一種特殊的電路板，上面不僅搭載了微控制器，還可以包括： ——為微控制器_供電的電源

Android 技能圖譜學習路線系列-Java基礎之HashCode

轉自https://www.cnblogs.com/dolphin0520/p/3681042.html HashCode是Java Object類中的一個方法。 public native int hashCode(); 根據這個方法的宣告可知，該方法返回一

Android 技能圖譜學習路線系列-Java基礎之反射機制

Java反射機制 一、什麼是反射機制 　　JAVA反射機制是在執行狀態中，對於任意一個類，都能夠知道這個類的所有屬性和方法；對於任意一個物件，都能夠呼叫它的任意方法和屬性；這種動態獲取資訊以及動態呼叫物件方法的功能稱為java語言的反射機制。 　　 二、反射機

Android 技能圖譜學習路線系列-Java基礎之方法鎖、物件鎖、類鎖

先了解一下Synchronized的用法。 一、Synchronized的用法 在修飾程式碼塊的時候需要一個reference物件作為鎖的物件。 在修飾方法的時候預設是當前物件作為鎖的物件。 在修飾類時候預設是當前類的Class物件作為鎖的物件。 二、三種鎖得區