在傳統的FPGA設計流程中，一般是自頂向下的模組化設計，這些模組包括使用者自己編寫的RTL或者是供應商提供的IP核。而在Xilinx新推出的高生產力設計流程中是以IP為核心的，把所有的模組都看做是IP，封裝為IP，最主要的是IP的設計是基於C語言的，最後通過HLS將C語言程式碼轉化為RTL，這能極大的加快設計程序。從這段時間的學習來看，HLS綜合出來的電路比我自己寫的RTL更省資源，在時序方面可能會差一些，因為我自己是習慣性的全流水，但它也滿足了時序的要求。HLS還提供了非常多的經過深度優化的庫，所以我個人覺得HLS綜合的電路已經比很多剛接觸FPGA不久的工程師要好了，傳統的RTL設計可能不會消失，但很可能會越來越少了。

HLS在不新增任何優化指令的情況下預設綜合電路為最節省資源的情況，即能使用分時複用就使用分時複用，能在一個週期中完成多個操作（滿足時鐘頻率約束的要求）則絕不流水。從這裡得到的啟發是，設計不要過度的流水，只要能滿足時鐘頻率的需求，我們在一個時鐘週期內可以進行多個操作，於是在低頻率的系統中，我們可以節省很多的暫存器資源。這樣做還有一個好處是我們可以使用assign來完成邏輯設計，然後再對輸出進行寄存，可以極大的減少程式碼量，增加程式碼的可讀性，HLS綜合後的RTL程式碼的風格就是這樣的，當然因為命名的原因該程式碼幾乎沒有可讀性，我們可以不用刻意去讀懂它。

在學習Vivado HLS工具之前，我們需要了解HLS工具在FPGA開發流程中的作用。Vivado工具的設計理念是以IP為核心的，所有的功能模組都可以看做並且封裝成一個IP，最後由Vivado整合，以實現最大化的設計複用。所以Vivado HLS可以看做是一個IP封裝工具，它封裝的是由C、C++、SystemC或者OpenCL等高階語言實現的功能函式。

寫一下我自己理解的Vivado HLS工具學習流程：

• 熟悉GUI，瞭解每一個按鈕的作用和意義
• 瞭解從工程建立到設計輸出的每個步驟的作用和意義
• 瞭解Vivado HLS工具在FPGA設計中的作用和意義
• 掌握優化指令directive的使用
• 學習HLS的Coding Styles

從一張圖簡單講一下Vivado HLS的設計流程

這張圖是Xilinx使用者指南ug902中的，從圖中我們可以看到HLS的設計流程可以分為3個大的部分

• 設計輸入
• 模擬綜合
• 設計輸出

設計輸入裡有三個檔案是我們需要手動編寫的，TestBench、C函式檔案、標頭檔案，而Constraints檔案是在建立工程的時候完成的，主要是器件和時鐘頻率的約束，Directive就是優化指令檔案，一般是C模擬通過之後新增的，這是綜合之前的關鍵一步，後面會聯合綜合部分講到。Xilinx的文件裡特別強調了C TestBench的作用，建議不要越過這一步直接綜合，HLS一個很大的優越性就是C模擬的速度要比RTL模擬的速度快很多。C函式檔案其實對應的就是我們平常編寫的RTL，可以把它看成是一個帶輸入輸出埠的盒子，這個盒子完成我們需求的函式功能。而標頭檔案的作用主要是增加程式碼的可讀性和可移植性，標頭檔案裡宣告任意精度型別，編寫巨集控制設計的模擬和綜合流程。

模擬綜合主要包括兩個部分，一是C模擬和C聯合RTL模擬，二是C的綜合。因為只是為了驗證設計的功能正確性，C模擬和C聯合RTL模擬較為簡單，如果設計沒有錯誤的話，點兩下按鈕就可以結束了，如果報錯，則根據報錯資訊進行debug就可以了。而C的綜合難度較大一點，需要深入瞭解for迴圈、陣列等結構在不同優化指令下的綜合情況，需要看懂綜合報告，這就要求對FPGA的底層有一定的瞭解，如果綜合報告沒有滿足我們的需求，就要修改directive並重新綜合，甚至需要修改C程式碼，這是一個迭代的過程。當綜合報告滿足我們的需求並且C和RTL聯合模擬通過後就可以進行設計輸出了。

設計輸出就沒什麼 了，根據自己需要將該IP用到的地方進行匯出就可以了。

設計步驟：

1. 建立工程，編寫設計輸入 ——參考資料：ug871，ug902
2. C模擬和debug ——————-參考資料：ug871，ug902
3. C綜合及結果分析—————-參考資料：ug871，ug902
4. C聯合RTL模擬 ——————-參考資料：ug871，ug902
5. 輸出———————————-參考資料：ug871，ug902

再提一下HLS的一個好處：可以通過directive來將同樣的程式碼綜合成不同結構的電路
比如我們要重複使用一個模組A，我們可能在資源不夠的時候需要對A進行分時複用，在需要高吞吐量的時候又需要對A進行邏輯複製，如果是寫RTL程式碼的話，這兩種方式都需要不少的程式碼量，並且從一種方式換到另一種方式的時候需要重新編寫程式碼，非常耗時。而使用HLS的話，我們只需要一個for迴圈對A進行呼叫就可以了，程式碼非常少，至於我們需要綜合成何種結構的電路則新增不同的directive就可以了，並且可以同時生成不同的solution，同時綜合成幾種不同的電路，非常方便。

學習資料

好的HLS設計 = Good Coding Styles + Good Directives