（這是一個MIT同學整理的6.004 Computation Structure的課程的筆記，內容清晰易懂，看一遍可以簡單瞭解計算機組成的基本內容，一共55頁，計劃全部譯成中文。轉載請註明出處。）

（筆記原文： https://app.box.com/s/hj73i5cnek38kpy9yw22）

儲存層次(Memory Hierarchy)

CUP和記憶體資料交換的效率不高，這是指令流水線式處理器的瓶頸之一。我們可以通過儲存層次（Memory Hierarchy）的方式來解決這個問題。這個儲存層次內有：

1、容量小的、高速的快取

2、容量較大的、慢一點記憶體

3、容量很大的、但很慢的硬碟

所以當CPU獲取一個記憶體地址A時，通常經過這些步驟：

1、檢查快取： 如果地址A儲存在快取裡（稱作Cache Hit），那麼返回這個資料，否則去第2步

2、檢查記憶體（Main Memory）：如果A在主存裡，那就返回A並把它放在快取裡，否則執行第3步

3、如果A不在快取和記憶體裡，A必然在硬碟（Disk）裡。我們把A放入主存和快取，並且返回資料。

為了簡化這個結構，我們在這裡假設A不會在硬盤裡。所以如果在快取裡沒有，必在主存裡。

快取是很小而且很快的儲存單元，它儲存了儲存器的臨時備份。在6.004課程中，你可以假設一個CPU內部的Clock速率，在這樣的速率下，一次Cache Hit會在一個時間週期（Cycle）內返回Cache儲存的資料。而且一次失敗的Cache查詢後，CPU會暫停，知道資料在記憶體中被找到。如果Cache Miss的概率不是很高，那麼使用Cache可以顯著提高記憶體的平均讀取時間。

t = t(cache) + miss_rate * t(memory)

本地化(Locality)

Cache很有用，因為它利用了Locality的策略：

如果你得到了A位置的資料，你很有可能不久還要使用它。每當有一次Cache Miss，這個記憶體地址就會進入Cache，並且替代一些Cache中的很久沒用的資料。

全關聯快取(Fully Associative Cache)

一個快取包括很多條線（Cache Line）。一條Cache Line包括：

1、一個有效位（Valid Bit），用來表示這條線中的資料是否有效。

2、一個可選的狀態位（State Bit），用來表示這個資料是否被修改過（Dirty），是否是隻讀（Read-only），等等

3、一個標籤，是由記憶體地址生成的

4、以及地址對應的資料

我們將會討論3種快取，全關聯快取是其中之一。它和其他結構的區別是，全關聯快取可以把資料放在任何地方。

當一個記憶體地址送給一個全關聯記憶體時，這個地址標籤就和Cache中的所有有效線路（Valid Line）進行對比，如果tag相同，算作Cache Hit。這條線路的資料就被髮送給CPU，否則算作一次Cache Miss。

如果Cache中所有的線路都是有效的（Cache是滿的），發生了一次Cache Miss。我們就需要做一次資料替換（把得到的資料和Cache中某個資料進行替換）。替換的原則我們會在後文中提到。如果被線路有效並且被修改過（V ＝1，D ＝ 1），那我們就必須把這線路中的資料寫回主存。如果沒被修改過，我們直接覆蓋這線路。

關於全關聯快取，有一些有用的等式：

Capacity  = # lines * ( 1 valid bit + S status bits + T tag bits + D data bits)

在 6.004課程中，有一些特別的數值: T ＝ 30 bits, D = 32 bits

下面這些例子展示了三次取指操作。從一個空的全關聯快取開始。每幅圖展示了Cache在圖片下方註釋內容被執行後的狀態。

直接對映快取記憶體(Direct-Mapped Cache)

但在直接對映快取記憶體中，地址衝突是存在的，這可能會影響cache的效果。

給出一個記憶體地址後，index會選擇快取線路。如果目標TAG和快取中的Tag相等，就達成一次Cache Hit。這條快取中的資料會被髮送給CPU。

如果快取中沒有index對應的線路，我們需要去主存，主存中的資料替換了快取中的index對應的線路的資料。如果線路中的資料是有效的並且被修改過（V=1, D=1)。快取必須把那個資料寫進記憶體再扔掉。

看到這裡，我們肯定會思考，全關聯快取和直接對映快取記憶體哪個更好，這取決於資料獲取的模式（Memory Access Pattern）。不同的模式和資料替換策略（Replacement Strategy，就是發生Cache Miss後的資料替換規則）在不同的快取結構中各有千秋。

這裡是一些關於直接快取記憶體的有用的等式：

Capacity ＝ # lines * ( 1 valid bit + S status bit + T tag bits + D data bits)

# lines = 2^(# index bits)

下面這些例子展示了四次取指操作。從一個空的直接快取記憶體開始。每幅圖展示了Cache在圖片下方註釋內容被執行後的狀態。

N路組相聯快取記憶體(Direct-Mapped Cache)