【FPGA】Verilog狀態機設計

阿新 • • 發佈：2019-01-28

狀態機是fpga設計中極其重要的一種技巧，掌握狀態機的寫法可以使fpga的開發事半功倍。

下面記錄一下狀態機的基本知識理論。

例項：

三種狀態機實現程式碼：

// 一段式狀態機

module style1_fsm(i_clk, rst_n, i1, i2, o1, o2, err);

input i_clk, rst_n, i1, i2;
output o1, o2, err;

parameter [3:0] IDLE = 4'b0001,
		S1   = 4'b0010,
		S2   = 4'b0100,
		ERROR= 4'b1000;

reg o1, o2, err;
reg [3:0] state;

always @(posedge i_clk or negedge rst_n) 
begin
	if(!rst_n) begin
		state <= IDLE;
		{o1, o2, err} <= 3'b000;
	end
	else
		case(state)
		IDLE:	begin
				if(!i1) begin
					{o1, o2, err} <= 3'b000;
					state <= IDLE;
				end
				if(i1 & i2) begin					
					{o1, o2, err} <= 3'b100;
					state <= S1;
				end
				if(i1 & !i2) begin					
					{o1, o2, err} <= 3'b111;
					state <= ERROR;
				end
			end
		S1:	begin
				if(!i2) begin					
					{o1, o2, err} <= 3'b100;
					state <= S1;
				end
				if(i1 & i2) begin					
					{o1, o2, err} <= 3'b010;
					state <= S2;
				end
				if(!i1 & i2) begin					
					{o1, o2, err} <= 3'b111;
					state <= ERROR;
				end
			end
		S2:	begin
				if(i2) begin					
					{o1, o2, err} <= 3'b010;
					state <= S2;
				end
				if(i1 & !i2) begin					
					{o1, o2, err} <= 3'b000;
					state <= IDLE;
				end
				if(!i1 & !i2) begin					
					{o1, o2, err} <= 3'b111;
					state <= ERROR;
				end
			end
		ERROR:	begin
				if(i1) begin					
					{o1, o2, err} <= 3'b111;
					state <= ERROR;
				end
				if(!i1) begin					
					{o1, o2, err} <= 3'b000;
					state <= IDLE;
				end
			end
		default:begin				
				{o1, o2, err} <= 3'b000;
				state <= IDLE;
			end
		endcase

end


endmodule

// 兩段式狀態機

module style2_fsm(i_clk, rst_n, i1, i2, o1, o2, err);

input i_clk, rst_n, i1, i2;
output o1, o2, err;

parameter [3:0] IDLE = 4'b0001,
		S1   = 4'b0010,
		S2   = 4'b0100,
		ERROR= 4'b1000;

reg o1, o2, err;
reg [3:0] curr_state, next_state;

always @(posedge i_clk or negedge rst_n) begin
	if(!rst_n)
		curr_state <= IDLE;
	else
		curr_state <= next_state;
end

always @(curr_state or i1 or i2) begin
	case(curr_state)
	IDLE:	begin
			if(!i1) begin
				IDLE_OUT;
				next_state = IDLE;
			end
			if(i1 & i2) begin
				S1_OUT;
				next_state = S1;
			end
			if(i1 & !i2) begin
				ERROR_OUT;
				next_state = ERROR;
			end
		end
	S1:	begin
			if(!i2) begin
				S1_OUT;
				next_state = S1;
			end
			if(!i1 & i2) begin
				ERROR_OUT;
				next_state = ERROR;
			end
			if(i1 & i2) begin
				S2_OUT;
				next_state = S2;
			end
		end
	S2:	begin
			if(i2) begin
				S2_OUT;
				next_state = S2;
			end
			if(i1 & !i2) begin
				IDLE_OUT;
				next_state = IDLE;
			end
			if(!i1 & !i2) begin
				ERROR_OUT;
				next_state = ERROR;
			end
		end
	ERROR:	begin
			if(i1) begin
				ERROR_OUT;
				next_state = ERROR;
			end
			if(!i1) begin
				IDLE_OUT;
				next_state = IDLE;
			end
		end
	default:begin
			IDLE_OUT;
			next_state <= IDLE;
		end
	endcase
end

task IDLE_OUT;
	{o1, o2, err} = 3'b000;
endtask

task S1_OUT;
	{o1, o2, err} = 3'b100;
endtask

task S2_OUT;
	{o1, o2, err} = 3'b010;
endtask

task ERROR_OUT;
	{o1, o2, err} = 3'b111;
endtask

endmodule

// 三段式狀態機

module style3_fsm(i_clk, rst_n, i1, i2, o1, o2, err);

input i_clk, rst_n, i1, i2;
output o1, o2, err;

parameter [3:0] IDLE = 4'b0001,
		S1   = 4'b0010,
		S2   = 4'b0100,
		ERROR= 4'b1000;

reg o1, o2, err;
reg [3:0] curr_state, next_state;

always @(posedge i_clk or negedge rst_n) 
begin
	if(!rst_n)
		curr_state <= IDLE;
	else
		curr_state <= next_state;
end

always @(curr_state or i1 or i2) 
begin	
	case(curr_state)
	IDLE:	begin
			if(!i1)		next_state = IDLE;
			if(i1 & i2)	next_state = S1;
			if(i1 & !i2)	next_state = ERROR;
		end
	S1:	begin
			if(!i2)		next_state = S1;
			if(i1 & i2)	next_state = S2;
			if(!i1 & i2)	next_state = ERROR;
		end
	S2:	begin
			if(i2)		next_state = S2;
			if(i1 & !i2)	next_state = IDLE;
			if(!i1 & !i2)	next_state = ERROR;
		end
	ERROR:	begin
			if(i1)		next_state = ERROR;
			if(!i1)		next_state = IDLE;
		end
	default:begin
			next_state = IDLE;	// 不加這個default項 輸出會一直是000!!!
		end
	endcase
end

always @(posedge i_clk or negedge rst_n) 
begin
	if(!rst_n)
		{o1, o2, err} <= 3'b000;
	else begin
		case(next_state)
		IDLE:	{o1, o2, err} <= 3'b000;
		S1:	{o1, o2, err} <= 3'b100;
		S2:	{o1, o2, err} <= 3'b010;
		ERROR:	{o1, o2, err} <= 3'b111;
		default:{o1, o2, err} <= 3'b000;//不加這個default 復位前訊號都為不定值X
		endcase
	end
end



endmodule

【FPGA】Verilog狀態機設計

狀態機是fpga設計中極其重要的一種技巧，掌握狀態機的寫法可以使fpga的開發事半功倍。下面記錄一下狀態機的基本知識理論。例項：三種狀態機實現程式碼： // 一段式狀態機 m

FPGA自動售賣機（verilog狀態機設計）

最近看了下IC筆試題，其中有一道題，自己花了點時間解決，為了記憶猶新，於是記錄了下來。題目：設計一個自動飲料售賣機，飲料10分錢，硬幣5分10分兩種，並考慮找零。 1.畫出fsm。 2.用verilog程式設計。 3.設計工程中可使用的工具及設計大致過程。 1

【 FPGA 】狀態機，FPGA的靈魂

有關狀態機的文章，事實上已經寫過很多了，可是即使如此，真的懂了嗎？真的能熟練應用嗎？未必吧。這篇博文來源是《FPGA之道》，認真下看去收貨頗豐！借這個主題來梳理下狀態機：狀態機簡介狀態機是FPGA設計中一種非常重要、非常根基的設計思想，堪稱FPGA的靈魂，貫穿FPGA設計的始終

【 FPGA 】狀態機的模型之Mealy型狀態機

上篇博文講了：Moore型狀態機，這篇博文和上篇博文思路一致，如果讀懂了上篇博文，這篇博文就很容易理解了。如果一個狀態機的輸出是由現態和輸入共同決定的，那麼它就是一個Mealy型的狀態機。而按照驅動輸出的數位電路特性，又將Mealy型狀態機細分為Mealy 1型、Mealy 2型、Meal

【 FPGA 】狀態機的模型之Moore型狀態機

上篇博文：狀態機，FPGA的靈魂，說到了狀態機的基礎知識，講到了狀態機的組成六要素，工作四要素。這篇博文來講狀態機的模型之Moore狀態機，從標題也能看出，狀態機的知識並沒有結束，後面還會提到Mealy型狀態機。 Moore型狀態機根據狀態機的輸出與其現態、輸入之間的關係，可將F

【轉】Verilog HDL常用建模方式——《Verilog與數字ASIC設計基礎》讀書筆記(四)

方式就是 html 必須計算標識 ble 打包 wire Verilog HDL常用建模方式——《Verilog與數字ASIC設計基礎》讀書筆記(四) Verilog HDL的基本功能之一是描述可綜合的硬件邏輯電路。所謂綜合(Synthesi

【轉】Verilog HDL常用建模方式——《Verilog與數字ASIC設計基礎》讀書筆記(四) Verilog HDL常用建模方式——《Verilog與數字ASIC設計基礎》讀書筆記(四)

Verilog HDL常用建模方式——《Verilog與數字ASIC設計基礎》讀書筆記(四) Verilog HDL的基本功能之一是描述可綜合的硬體邏輯電路。所謂綜合(Synthesis)是指將Verilog HDL程式、原理圖等設計輸入翻譯成由與門(and)、或門(or)、非門(not)等基本邏輯單元組成

【 FPGA 】7 Series FPGA中對MUX的設計指導

目錄 MUXF7_D MUXF7_L MUXF8 MUXF8_D MUXF8_L 內容來自：Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs

【 FPGA 】7 Series FPGA中對SRL的設計指導

Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs 最近在看關於Ultrafast設計方法學的視訊以及Vivado design Methodology的使用者手冊時，

【 FPGA 】UltraFast設計方法學：在Vivado中使用設計規則檢查

待續

【厲害了FPGA】Verilog實現接收幀資料的一種方法（幀資料同步搜尋檢測）

FPGA和其他裝置進行通訊的時候，如果傳輸的是大量資料，肯定需要打包（組幀）進行傳輸，而且都需要有幀頭和校驗位來確保幀資料傳輸正確。今天說一下最近自己做的一個專案涉及到的這個問題。當FPGA作為接收端去接收幀資料的時候，即使保證一幀資料的幀頭是正確的，而且校驗

【Android 多媒體開發】 MediaPlayer 狀態機介面方法解析

作者 : 韓曙亮一. MediaPlayer 狀態機介紹Android MediaPlayer 狀態即圖例 : 1. Idle (閒置) 狀態和 End (結束) 狀態MediaPlayer 物件宣告週期 : 從 Idle 到 End 狀態就是 MediaPlayer 整

【FPGA】【Verilog】【基礎模組】鎖相環（PLL）

pll的設定：例化:`timescale 1 ns / 1 ps module pll_test( input clk, input rst_n, output clk1, output clk2, output clk3, output clk4, o

【FPGA】復位設計

這個月一點也沒寫，因為老師專案催的有點緊，前天剛剛把程式擼的差不多，這幾天有點時間，就總結一下FPGA中的復位吧-復位的分類常用的復位方式有三種，分別是同步復位，非同步復位和非同步復位同步釋放，下面先簡單介紹一下前面兩種復位方式及其優缺點。 1.同步復位。

FPGA 狀態機設計

數字系統有兩大類有限狀態機（Finite State Machine，FSM）：Moore狀態機和Mealy狀態機。Moore狀態機　　其最大特點是輸出只由當前狀態確定，與輸入無關。Moore狀態機的狀態圖中的每一個狀態都包含一個輸出訊號。這是一個典型的Moore狀態機的狀態

【FPGA】【Verilog】【基礎模組】3-8譯碼器

使用移位實現：module decoder(out ,in); output [7:0 ] out ; input [2:0] in; assign out = 1'b1 << in; endmodule 使用case實現：module decod

【Azure】ASM虛擬機遷移到ARM中

官網 orm 成功 mit ubuntu 準備發現執行資源管理器這兩天開始講之前在老門戶（ASM）中的虛擬機往新門戶（ARM）中進行遷移，閱讀了很多博主的文章和微軟雲網站的介紹，在下使用微軟雲官網介紹的遷移工具進行遷移。在開始遷移體驗之前，了解一下整個遷移的流程，總

【轉】軟件架構設計-五視圖方法論

存儲文檔 ieee 不同配置網站源文件 sha 領域 1.每個人都可以做成為架構設計師不懂軟件的和剛入行的人們一聽到架構設計，都認為是非常的高大上課題，是一個遙不可及的領域，一般人是不能做的。聽起來雲裏霧裏的，第一印象除了來自微軟，阿裏這些NB的公司裏

【HTTP】---HTTP狀態碼詳解

無法用戶輸入格式 type 發送 pan http 節點 wiki https://en.wikipedia.org/wiki/List_of_HTTP_status_codes 1、百科名片 HTTP狀態碼（HTTP Status Code）是用以表示網頁服

【推薦】開源堡壘機Teleport

teleport 堡壘機推薦一款開源的堡壘機軟件Teleport，極易部署，二次開發，安全增強，單點登錄，按需授權，運維審計，大家有興趣可以去官方網站下載體驗http://teleport.eomsoft.net個人認為比某安，某信的堡壘機好用多了，最重要的是開源免費，加入社區QQ群可以直接面對一線

【FPGA】Verilog狀態機設計

相關推薦