1. 什麼是Makefile

一個企業級專案，通常會有很多原始檔，有時也會按功能、型別、模組分門別類的放在不同的目錄中，有時候也會在一個目錄裡存放了多個程式的原始碼。

這時，如何對這些程式碼的編譯就成了個問題。Makefle就是為這個問題而生的，它定義了一套規則，決定了哪些檔案要先編譯，哪些檔案後編譯，哪些檔案要重新編譯。

整個工程通常只要一個make命令就可以完成編譯、連結，甚至更復雜的功能。可以說，任何一個Linux源程式都帶有一個Makefile檔案。

2. Makefile的優點

• 管理程式碼的編譯，決定該編譯什麼檔案，編譯順序，以及是否需要重新編譯；
• 節省編譯時間。如果檔案有更改，只需重新編譯此檔案即可，無需重新編譯整個工程；
• 一勞永逸。Makefile通常只需編寫一次，後期就不用過多更改。

3. 命名規則

一般來說將Makefile命名為Makefile或makefile都可以，但很多原始檔的名字是小寫的，所以更多程式設計師採用的是Makefile的名字，因為這樣可以將Makefile居前顯示。

如果將Makefile命為其它名字，比如Makefile_demo，也是允許的，但使用的時候應該採用以下方式：

make -f Makefile_demo

4. 基本規則

Makefile的基本規則為： 目標：依賴 (tab)規則

目標 --> 需要生成的目標檔案 依賴 --> 生成該目標所需的一些檔案 規則 --> 由依賴檔案生成目標檔案的手段 tab --> 每條規則必須以tab開頭，使用空格不行

例如我們經常寫的gcc test.c -o test，使用Makefile可以寫成： 其中，第一行中的test就是要生成的目標，test.c就是依賴，第二行就是由test.c生成test的規則。

Makefile中有時會有多個目標，但Makefile會將第一個目標定為終極目標。

5. 工作原理

目標的生成： a. 檢查規則中的依賴檔案是否存在； b. 若依賴檔案不存在，則尋找是否有規則用來生成該依賴檔案。 比如上圖中，生成calculator的規則是gcc main.o add.o sub.o mul.o div.o -o，Makefile會先檢查main.o, add.o, sub.o, mul.o, div.o是否存在，如果不存在，就會再尋找是否有規則可以生成該依賴檔案。

比如缺少了main.o這個依賴，Makefile就會在下面尋找是否有規則生成main.o。當它發現gcc main.c -o main.o這條規則可以生成main.o時，它就利用此規則生成main.o，然後再生成終極目標calculator。

整個過程是向下尋找依賴，再向上執行命令，生成終極目標。

目標的更新： a. 檢查目標的所有依賴，任何一個依賴有更新時，就重新生成目標； b. 目標檔案比依賴檔案時間晚，則需要更新。 比如，修改了main.c，則main.o目標會被重新編譯，當main.o更新時，終極目標calculator也會被重新編譯。其它檔案的更新也是類推。

6. 命令執行

make: 使用此命令即可按預定的規則生成目標檔案。 如果Makefile檔案的名字不為Makefile或makefile，則應加上-f選項，比如：

make -f Makefile_demo

make clean: 清除編譯過程中產生的中間檔案（.o檔案）及最終目標檔案。 如果當前目錄下存在名為clean的檔案，則該命令不執行。 –>解決辦法：偽目標宣告：.PHONY:clean。

特殊符號： -：表示此命令即使執行出錯，也依然繼續執行後續命令。如： -rm a.o build/ @：表示該命令只執行，不回顯。一般規則執行時會在終端打印出正在執行的規則，而加上此符號後將只執行命令，不回顯執行的規則。如： @echo $(SOURCE)

7. 普通變數

變數定義及賦值： 變數直接採用賦值的方法即可完成定義，如： INCLUDE = ./include/

變數取值： 用括號括起來再加個美元符，如： FOO = $(OBJ)

系統自帶變數： 通常都是大寫，比如CC，PWD，CFLAG，等等。 有些有預設值，有些沒有。比如常見的幾個： CPPFLAGS : 前處理器需要的選項 如：-I CFLAGS：編譯的時候使用的引數 –Wall –g -c LDFLAGS ：連結庫使用的選項 –L -l

變數的預設值可以修改，比如CC預設值是cc，但可以修改為gcc：CC=gcc

8. 自動變數

常用自動變數： Makefile提供了很多自動變數，但常用的為以下三個。這些自動變數只能在規則中的命令中使用，其它地方使用都不行。

[email protected] --> 規則中的目標 $< --> 規則中的第一個依賴條件 $^ --> 規則中的所有依賴條件

例如： 其中：$^表示main.c func1.c fun2.c， $<表示main.c, [email protected]表示app。

模式規則： 模式規則是在目標及依賴條件中使用%來匹配對應的檔案，比如在目錄下有main.c, func1.c, func2.c三個檔案，對這三個檔案的編譯可以由一條規則完成： 這條模式規則表示：

main.o由main.c生成， func1.o由func1.c生成， func2.o由func2.c生成

這就是模式規則的作用，可以一次匹配目錄下的所有檔案。

9. 函式

makefile也為我們提供了大量的函式，同樣經常使用到的函式為以下兩個。需要注意的是，makefile中所有的函式必須都有返回值。在以下的例子中，假如目錄下有main.c，func1.c，func2.c三個檔案。

wildcard: 用於查詢指定目錄下指定型別的檔案，跟的引數就是目錄+檔案型別，比如： src = $（wildcard ./src/*.c) 這句話表示：找到./src 目錄下所有後綴為.c的檔案，並賦給變數src。 命令執行完成後，src的值為：main.c func1.c fun2.c。

patsubst: 匹配替換，例如以下例子，用於從src目錄中找到所有.c 結尾的檔案，並將其替換為.o檔案，並賦值給obj。 obj = $ (patsubst %.c ,%.o ,$(src))

把src變數中所有後綴為.c的檔案替換成.o。 命令執行完成後，obj的值為main.o func1.o func2.o 特別地，如果要把所有.o檔案放在obj目錄下，可用以下方法： ob = $(patsubst ./src/%.c, ./obj/%.o, $(src))

10. 小結

Makefile其實提供了非常非常多的功能，但本文所寫的對於一般的企業應用完全夠用了。特別對於初學者，學習一些基礎知識（如本文），再輔一些案例（如本系列的幾個案例），完全可以達到企業用人標準了。正所謂要抓住事物的主要矛盾，可以先把基礎知識吃透再去延伸Makefile的其它知識。