計算機組成原理之儲存器總結---來自北大陸俊林老師的視訊內容(2)
1. 首先科普下 Mbps
Mbps=Mbit/s即兆位元每秒。Million bits per second的縮寫
傳輸速率是指裝置的的資料交換能力，也叫“頻寬”，單位是Mbps（兆位/秒）,目前主流的集線器頻寬主要有10Mbps、54Mbps/100Mbps自適應型、100Mbps和150Mbps四種。1Mbps代表每秒傳輸1,048,576位，即每秒傳輸的資料量為:1,048,576/8=128K位元組/秒=131072位元組/秒
注意：
字母大小寫的區別，小寫b代表bit，大寫B代表Byte，不能混用；Mbps縮寫中嚴格限定M為大寫，b、p、s為小寫
常用單位還有Kbps 、Mbps 、Gbps（同樣K、M、G嚴格限定為大寫，參見KB）
2. 快取記憶體
計算機執行程式的一個特點:
cache就是利用了程式的區域性性原理設計出來的, 當CPU訪問主存時 , 實際上是把地址發給了cache , 最開始cache裡面是沒有資料的 , 所以cache會把地址發給主存 , 然後在主存中取出對應的資料 , 這些都是用計算機硬體完成的
cache 主要組成 SRAM 和邏輯控制電路
3. 快取記憶體的組織結構
評價訪存效能:
所以對於現在的cache來說 , 能夠提高一點的命中率就能很好的效能提升
如何解決衝突失效????
當如圖的 三個地址 , 如果系統不斷地訪問如圖三個資料塊 , 這樣cache每次都沒有命中 , 不如沒有cache . 產生二路組相聯cache
,取所有標籤進行比較 , 這樣在多路組相聯的cache靈活性雖然高,但是控制邏輯電路很複雜 , 既增加了延遲又增加了功耗 , 如果劃分的路數過多 ,雖然可能降低了失效率 , 但增加了命中時間 , 這樣得不償失了 . 而且也不一定能降低失效率 , 因為在多路組相聯的cache當中 , 同一個資料塊可以放在不同的地方 , 但如果這些地方都被佔用了, 就要選擇一行替換出去 , 這個替換演算法好不好 , 就會對效能有很大影響 . 最近最少使用演算法 表現效能比較好 , 但其硬體的設計也相當的複雜 , 所以對映策略和替換演算法都會在效能和實現代價之間進行權衡
cache設計的例項
所以奔騰就把指令和資料分成兩個獨立的cache, 這樣區域性性就不會相互影響了 , 現在大多數CPU的一級cache都會採用這樣的形式
