一個價值10億美元的祕密！臺積電十年磨一劍，要讓三星再輸一次
眾人一講到半導體高階技術，第一個聯想到的是 ASML 的光刻機，但真正讓臺積電狠甩三星電子（Samsung Electronics）幾條街，大啖蘋果（Apple）訂單的關鍵，卻是來自於半導體界最末端的“傳統產業”：封裝技術，臺積電進入該領域晚於三星，但從此由前段製程吃到後段工藝，這種一條龍的技術與服務宛若“神奇大補丸”，從此蘋果離不開它！
更讓競爭對手豎起寒毛的是，臺積電在今年首度揭露一種全新的封裝架構，同時也賦予一個獨特名字：“SoIC”（system-on-integrated-chips）。然該技術細節一公佈，業界便議論紛紛指出，“這不就十分接近 3D IC 架構嗎？”，業內人士指出，臺積電從來都是“事做成了才會說”，這次敢公開講這個技術，一定是有十足把握才會提。
（來源：臺積電）
3D IC 是半導體“至尊”殿堂，這一把劍臺積電磨了超過十年
3D IC 技術已經被半導體業界討論多年，但難度十分高，是透過高度的堆疊來整合不同性質的晶圓，有別於 2.5Ｄ封裝是不同的 Die(晶粒) 在基板上做平行排列，其技術層次是半導體界的“至尊”殿堂。
而臺積電這次提出的接近 3D IC 架構的“SoIC”技術絕非是橫空出世，甚至可說是“歷經磨難”才找到的“桃花源”，這一把劍磨了可不止十年。
SoIC 是一種創新的多晶片堆疊技術，主要是針對 10nm 以下的工藝技術進行晶圓級接合，特色是 SoIC 技術沒有突起的鍵合結構，是一種直接 Wafer-on-wafer 的接合技術，可以把很多不同性質的晶片整合在一起，而當中最關鍵之處，是在於接合的材料。
（來源：臺積電）
臺積電掌舵 Integrated Interconnect & Packaging 部門的副總餘振華提到 SoIC 技術時透露，Wafer-on-wafer 接合的材料是個“billion dollars”的祕密!
同時，近期臺積電首度揭露 SoIC 封裝技術的最新進展時間表，將在從 2020 年起為臺積電貢獻營收，並將在 2021 年創造顯著收入貢獻。
回顧過往，臺積電的封裝技術之路是幾經波折，先是提出 2.5D 版的 CoWos 技術，再提出橫掃市場且獨吃蘋果的 InFO 技術，下一個要制霸的，是逼近 3D IC 層次的 SoIC 技術。
10 年前超低調成立封裝部門，就怕合作伙伴抱怨“搶飯碗”
臺積電在 2008 年底成立導線與封裝技術整合部門 ( Integrated Interconnect and Package Development Division, IIPD )，要進軍封裝領域和合作夥伴“搶飯碗”的訊息不脛而走，一度看在封測業者的眼裡是很不是滋味。
封測產業被半導體界視為是高階技術領域中的“傳統產業”，在專業分工縝密的行業特性下，封測業的運營型態一直是非常成熟傳統、低毛利率，與臺積電擅長的技術密集、資本密集、高毛利率是大相徑庭。
然而，臺積電為什麼要進入封裝領域？因為早在 10 年前，公司就看出，隨著工藝不斷往下微縮，後段封裝技術會跟不上前段製程，如此發展會拖累臺積電開發高階技術的速度，而摩爾定律撞牆的預言也會成真，唯一解決之道就是從前段到後段一條龍做到底，自己打通任督二脈。
當然，另一個讓臺積電如鯁在喉的理由，是主要競爭對手三星早已採用從前段做到後段的模式，因此，跨入封測產業成為臺積電勢在必行的策略，但初期又必須非常小心翼翼，深怕合作伙伴過度反彈。
為了“咬一口蘋果”，與三星上演“頂尖對決”戲碼
臺積電在 2008 年成立導線與封裝技術整合部門後的第一個任務，是將超低介電層（Extreme Low-K Dielectric, ELK）匯入 45/40 奈米工藝技術，接著突破導線與封裝相關技術瓶頸，讓第一批 GPU 和 FPGA 客戶的產品順利量產。
當臺積電進入封裝領域，又全力押寶手機應用，與勁敵三星電子之間的“頂尖對決”一役火熱上演，在爭奪蘋果處理器訂單上達到高潮。
（來源：臺積電）
蘋果第一顆 iPhone 處理器是 2010 年問世的 A4 晶片，之後的 A5 、 A6 、 A7 晶片都是由三星打造，然三星在智慧手機領域的強勢拓展，對蘋果 iPhone 的威脅越來越大，演變成雙方互告專利侵權是吵得面紅耳赤。
因此，2011 年就傳出蘋果祕密與臺積電接觸，討論代工處理器一事，此舉引發三星十分激烈的反擊，開始私下四處找分析師放話表示，臺積電的技術還不夠成熟、相關專利都在三星手上，只要臺積電敢做一定告到底等。
當時就盛傳蘋果的 A6 處理器會從三星轉到臺積電，但最後仍是由三星代工，韓國媒體還形容“因為臺積電做不出 A6 晶片，讓蘋果只能接受三星大漲價格且繼續合作”。
但事實上，蘋果與臺積電這對“新朋友”從接觸認識到真正合作，花了很長的時間溝通與磨合。
臺積電、蘋果磨合三年，A8 處理器橫空出世
為了爭取蘋果訂單，臺積電 2011 年底就組織一批將近百人的研發團隊長期駐紮美國蘋果總部，但是一直到 2014 年，臺積電以 20 奈米為蘋果打造 A8 處理器才真正量產問世，中間磨合了三年，傳出有兩大原因。
一是要先解決專利問題，三星因為握有許多邏輯、儲存等相關專利，是綁住蘋果訂單的一大誘因，且為求謹慎，臺積電也花了更長的時間通過蘋果的的認證，雙方確保所有矽智財都不會有侵權的疑慮，蘋果才正式轉單給臺積電。
第二個原因，傳出就是因為臺積電後段封裝製程不夠穩定，成了爭取蘋果訂單最大的絆腳石，逼得臺積電在 2011 年底，首次將封裝技術 COWOS（Chip On Wafer On Substrate）這個祕密武器在眾人面前揭露，從此，臺積電在封裝領域上的一舉一動，成了業界關注的焦點，不單是競爭對手三星緊緊盯著，所有封測業者都也張大眼睛瞧著。
（來源：臺積電）
之後劇本發展更是大轉彎，後段的封裝技術不足，原本是臺積電爭取蘋果 A6 處理器輸給三星的原因，但自從在 A8 處理器訂單大獲全勝後，臺積電的封測技術反而成為擊敗三星、獨吃蘋果訂單的祕技，對照臺積電超過 30 年的發展史，一個 2008 年才成立的年輕部門，卻為臺積電打贏極為漂亮的一仗！
臺積電的封裝分為兩大技術，一是專注於高階客戶市場的整合型扇出封裝 CoWoS 封裝技術，二是經濟型InFO（Integrated Fan-out）技術。
CoWoS 封裝技術最先搬上臺面，雖然市場好評不斷，但因為價格較高，只能鎖定部分高階使用者，像是 GPU 、 FPGA 等應用，臺積電馬上修正策略，主打經濟版的 InFO 封裝技術，遂成為手機客戶採用的主力，也是獨吃蘋果訂單的關鍵。
InFO 成為獨享蘋果訂單關鍵，逼得三星投入 FOWLP 技術應戰
InFO 封裝技術其實就是 FOWLP（Fan-Out Wafer level Package），該技術是 2008 年由德國英飛凌（Infineon）提出的扇出型晶圓級封裝，特點是不需要 IC 基板，因此可以降低晶片的厚度，但因為良率無法完全克服等問題，當時的 FOWLP 技術被提出後，並沒有立刻成為業界主流。
臺積電以 FOWLP 技術為基礎加以改良後，在 2015 年提出整合型扇出封裝（Integrated Fan-out, InFO）技術，將 16 奈米的邏輯 SoC 晶片和 DRAM 晶片做整合，特別適合低功耗、強調散熱、體積小、高頻寬的應用，像是智慧手機、平板電腦和物聯網晶片，並於 2016 年開始實現量產，再次獨享蘋果，氣走三星。
屢屢吃敗戰的三星也下定決心要進軍FOWLP 封裝技術的開發，並且投入比 FOWLP 技術層次更高的 FoPLP 扇出型面板級封裝 ( Fan-out Panel Level Package )，可以看出封裝領域已經成為半導體大廠一較高下的技術殿堂。
但行業內人士也分析，不單是三星，許多封裝業者也對於投入 FoPLP 技術躍躍欲試，像是封測大廠日月光等。然而，如同 FOWLP 技術在發展過程中遇到眾多挑戰，眼前的 FOPLP 技術面臨的問題更多，如異質材料與非對稱架構所導致的晶片位移 ( die shift )、翹曲 ( warpage )、熱膨脹係數 ( CTE ) 管理等問題。
同時，為實現更高密度重佈線層 ( RDL)、更精細的線寬，需要在材料和裝置上有所創新，已有半導體業者將面板生產上的經驗與裝置運用於 FOPLP 製程上，解決部份問題，但整體而言，還需要尋求更佳的解決方案，因此，FOPLP 技術還有一段摸索期。
至於臺積電在封裝領域的下一步，在今年首度對外揭露方向，提出 SoIC 封裝技術，業界認為，SoIC 封裝幾乎是 3D IC 技術層次，臺積電敢對外做這樣的表述，絕對是投入技術開發已久，已經獲得技術上的進展，更透露其在封裝領域要持續稱霸的雄心！
摩爾定律是否走到盡頭引發許多討論，從臺積電、三星的策略可以得知，半導體前段工藝再微縮下去有限，解除後段封裝技術的瓶頸成為延續該定律的解決之道。
這也隱隱透露著，長達數十年專業分工的體系，未來可能再度走向垂直整合。就像晶片設計、晶圓代工的分工體系已經執行數十年，但結合兩者的 IDM（integrated design and manufacture）模式又有復辟跡象，顯示行業是合久必分、分久必合，不斷尋求改變來克服挑戰、“變形”來順應環境的改變，要讓半導體產業再戰下一個十年！