使用SPICE進行電路模擬時，可以使用以下的基本技巧

• SPICE網表的第一行必須是註釋行。SPICE將忽略網表中的第一行。
• 1兆歐姆為1MEG，而非1M，1m或者1 MEG（空格開）
• 1法拉表示為1， 而非1f或1F。1F表示1 femto-Farad或者說10−15 法拉
• 瞬態模擬顯示的是時間資料，即x軸為時間。看上去像三角波或者非常粗糙的參差不齊的曲線，是由於沒有設定最大輸出步長所引起的。
• 在.tran語句的最後新增UIC （use initial conditions），有助於改善瞬態分析的收斂性。
• 包含MOSFET的模擬必須在.option語句中指明比例因子，除非具體指明瞭MOSFET的寬和長的實際值（最終值）
• 規避供電電源邊界可以改善DC掃描的收斂性。例如，從a~bV掃描一個電路可能導致不收斂，而從c~dV則可以收斂。
• 在任何模擬中，新增.OPTIONS RSHUNT=1E8語句（或者其它電阻值）可以改善收斂性。該語句給電路中所有節點都新增上一個並聯電阻（參見WinSPICE使用者手冊中關於GMIN引數的介紹）。當然，若RSHUNT值過小將影響模擬結果。

收斂性：

不能模擬的網標數值上無法收斂。若電路中無連線錯誤，通過調整三個引數ABSTOL、VNTOL、RELTOL可以提升收斂性。
ABSTOL為電流絕對精度，其預設值為1pA。也就是說，如果電路模擬所得值在它實際值的±1pA的範圍內時，SPICE認為電流已經收斂，模擬將跳到下一個模擬時刻或AC/DC值。
VNTOL為節點電壓精度，預設值為1μ

待完善