NAND Flash的型別及對比分析 | 半導體行業觀察
來源：本文由 公眾號 半導體行業觀察（ID：icbank）翻譯自「embedded」，作者 Avinash Aravindan，謝謝。
作為最為常見的儲存晶片，NAND Flash已經被廣泛採用，特別是在消費類電子產品當中，因此，在其儲存密度不斷提升的同時，成本也越來越敏感。由於Flash快閃記憶體的成本取決於其芯片面積，如果可以在同一區域儲存更多資料，Flash將更具成本效益。
NAND快閃記憶體主要有三種類型：Single Level Cell（SLC），Multi Level Cell（MLC）和Triple Level Cell（TLC）。顧名思義，TLC Flash在與MLC相同的區域中儲存的資料更多，同理，MLC儲存的資料多於SLC。另一種型別的NAND快閃記憶體稱為3D NAND或V-NAND（垂直NAND），其通過在同一晶片上垂直堆疊多層儲存器單元，這種型別的快閃記憶體實現了更大的密度。
浮柵電晶體
快閃記憶體將資訊儲存在由浮柵電晶體組成的儲存單元中。為了更好地理解不同型別的NAND快閃記憶體，讓我們來看看浮柵電晶體的結構、工作原理及其侷限性。
浮柵電晶體或浮柵MOSFET（FGMOS）非常類似於常規MOSFET，區別在於它在柵極和溝道之間具有額外的電絕緣浮柵。
由於浮柵是電隔離的，所以即使在去除電壓之後，到達柵極的電子也會被捕獲。這就是快閃記憶體非易失性的原理所在。與具有固定閾值電壓的常規MOSFET不同，FGMOS的閾值電壓取決於儲存在浮柵中的電荷量，電荷越多，閾值電壓越高。與常規MOSFET類似，當施加到控制柵極的電壓高於閾值電壓時，FGMOS開始導通。因此，通過測量其閾值電壓並將其與固定電壓電平進行比較來識別儲存在FGMOS中的資訊，被稱為快閃記憶體中的讀操作。
可以使用兩種方法將電子放置在浮動柵極中：Fowler-Nordheim隧穿或熱載流子注入。對於Fowler-Nordheim隧穿，在帶負電的源極和帶正電的控制柵極之間施加強電場。這使得來自源極的電子隧穿穿過薄氧化層併到達浮柵。隧穿所需的電壓取決於隧道氧化層的厚度。利用熱載流子注入，高電流通過溝道，為電子提供足夠的能量以穿過氧化物層併到達浮動柵極。
通過在控制柵極上施加強負電壓並在源極和漏極端子上施加強正電壓，使用福勒 - 諾德海姆隧道效應可以從浮柵移除電子。這將導致被捕獲的電子通過薄氧化層回到隧道。在快閃記憶體中，將電子放置在浮動柵極中被認為是程式設計/寫入操作，去除電子被認為是擦除操作。
隧道工藝有一個主要缺點：它會逐漸損壞氧化層。這被稱為快閃記憶體中的磨損。每次對單元進行程式設計或擦除時，一些電子都會卡在氧化層中，從而磨損氧化層。一旦氧化層達到不再能夠在程式設計和擦除狀態之間進行可靠性區分的點，則該單元被認為是壞的。由於讀取操作不需要隧穿，因此它們不會將單元磨掉。這就是為什麼快閃記憶體的壽命表示為它可以支援的程式設計/擦除（P / E）週期的數量。
SLC快閃記憶體
在SLC快閃記憶體中，每個儲存單元僅儲存一位資訊：邏輯0或邏輯1.單元的閾值電壓與單個電壓電平進行比較，如果電壓高於電平，則該位被視為邏輯0。反之則為邏輯1。
由於只有兩個級別，因此兩個級別之間的電壓裕度可能非常高。這使得讀取單元格更容易，更快捷。原始誤位元速率（RBER）也很低，因為由於較大的電壓餘量，在讀取操作期間洩漏或干擾的影響較小。低RBER還減少了給定資料塊所需的ECC位數。
大電壓裕量的另一個優點是磨損的影響相對較小，因為微小的電荷洩漏具有相對較低的影響。每個邏輯電平的更寬分佈有助於以更低的電壓對單元進行程式設計或擦除，這進一步增加了單元的耐久性，進而增加了壽命，即P / E迴圈的數量。
同時也有一個缺點，就是與在相同晶片區域中儲存更多資料的其他型別的Flash相比，每個單元的成本更高。SLC快閃記憶體通常用於對成本不敏感且需要高可靠性和耐用性的場合，例如需要大量P / E迴圈次數的工業和企業應用。
MLC快閃記憶體
在MLC快閃記憶體中，每個儲存器單元儲存兩位資訊，即00,01,10和11，在這種情況下，閾值電壓與三個電平進行比較（總共4個電壓帶）。
通過更多級別進行比較，讀取操作需要更加精確，與SLC Flash相比，讀取速度更慢。由於較低的電壓餘量，原始誤位元速率（RBER）也相對較高，並且給定資料塊需要更多的ECC位元。現在磨損的影響更為顯著，因為與SLC快閃記憶體相比，任何電荷洩漏都會產生更大的相對影響，從而減少壽命（P / E迴圈次數）。
由於需要仔細程式設計以將電荷儲存在每個邏輯電平所需的緊密視窗內，因此程式設計操作也要慢得多。其主要優點是每位元成本更低，比SLC快閃記憶體低2~4倍。MLC快閃記憶體通常用於成本更敏感的應用，例如消費電子或遊戲系統，其效能、可靠性和耐用性不是那麼關鍵，並且所需的P / E迴圈次數相對較低。
企業級多單元（eMLC）快閃記憶體
MLC快閃記憶體的低可靠性和耐用性使它們不適合企業應用，而低成本是一個驅動因素。為了帶來更低成本的優勢，快閃記憶體製造商建立了一種優化級別的MLC快閃記憶體，具有更高的可靠性和耐用性，稱為eMLC。eMLC中的資料密度通常會降低，從而提供更好的電壓餘量以提高可靠性。較慢的擦除和程式設計迴圈通常用於減少磨損的影響並提高耐用性。還有許多其他技術可以提高eMLC的可靠性和耐用性，這些技術因製造商而異。
TLC快閃記憶體
在TLC Flash中，每個儲存器單元儲存3位資訊。現在將閾值電壓與7個電平（總共8個電壓帶）進行比較。
與SLC Flash相比，TLC的讀取操作需要高度精確且速度慢。原始誤位元速率也很高，增加了對給定資料塊的更多ECC位的需求。磨損的影響也被放大，大大減少了壽命（P / E迴圈次數）。程式設計操作也較慢，因為電壓需要精確以將電荷儲存在每個邏輯電平所需的視窗內。
TLC的優勢在於每位元的最低成本，與SLC或MLC快閃記憶體相比要低得多。TLC快閃記憶體用於高成本敏感型應用，對P / E迴圈的需求較少，例如消費類應用。
SLC，MLC，eMLC和TLC的比較
表1給出了假設類似光刻工藝的不同型別快閃記憶體的主要引數的比較。這些值僅表示比較效能，並且就特定儲存器產品而言可能不準確。
* ECC位數取決於製程節點; 較小的製程節點需要更多的ECC位。
3D NAND Flash
上面討論的所有不同的快閃記憶體都是二維的，意味著儲存單元僅佈置在晶片的XY平面中。使用2D快閃記憶體技術，在同一晶圓中實現更高密度的唯一方法是縮小製程工藝節點。其缺點是，對於較小的節點，NAND快閃記憶體中的錯誤更為頻繁。另外，可以使用的最小製程工藝節點存在限制。
為了提高儲存密度，製造商開發了3D NAND或V-NAND（垂直NAND）技術，該技術將Z平面中的儲存單元堆疊在同一晶圓上。以這種方式構建有助於為相同的晶片區域實現高位密度。在3D NAND快閃記憶體中，儲存器單元作為垂直串連線而不是2D NAND中的水平串。
第一批3D Flash產品有24層。隨著該技術的進步，已經制造出32,48,64甚至96層3D快閃記憶體。3D快閃記憶體的優勢在於同一區域中的儲存單元數量明顯更多。這也使製造商能夠使用更大的製程工藝節點來製造更可靠的快閃記憶體。
3D Flash的另一個主要技術轉變是使用電荷阱Flash而不是浮柵電晶體。除了用氮化矽膜代替浮柵之外，電荷阱在結構上類似於FGMOS。注意，由於大規模製造的困難，電荷阱在市場上沒有被廣泛使用。由於難以製造浮柵電晶體的垂直串以及電荷阱的其他固有優點，已經採用電荷阱技術用於3D快閃記憶體。
與FGMOS相比，基於電荷阱的儲存器有許多優點。可以在較低電壓下程式設計和擦除基於電荷阱的儲存器，從而提高耐用性。由於捕獲層（氮化物）是絕緣層，電荷不會洩漏，從而提高了可靠性。由於電荷不會從電荷阱的一側流到另一側，因此可以在同一阱層儲存多於一位的電荷。賽普拉斯（前Spansion）在NOR快閃記憶體中有效地利用了這種功能，稱為MirrorBit技術，將兩位資料儲存在一個類似於MLC快閃記憶體的單個儲存單元中。
未來的趨勢
所有主要的快閃記憶體製造商都積極致力於開發不同的方法，以降低每位元快閃記憶體的成本，同時正在積極研究增加3D NAND Flash中垂直層的數量。雖然15nm似乎是目前NAND快閃記憶體中最小的成功節點，但Flash的光刻節點的縮小仍在繼續。將MLC和TLC技術與3D NAND快閃記憶體相結合的方法也正在積極探索當中，許多製造商已經看到了成功的曙光。隨著新技術的出現，我們可能很快就會看到儲存單元可以儲存一個位元組的資料和垂直層，達到256層，甚至更高。